「Input buffer」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

Packets from a through input port are classified into through packets and elimination packets, only multiplex packets are tentatively stored in FEFO buffers 176-178 as for the packets from a multiplex input port, and the packets generated inside this transmitter are also tentatively stored in the FEFO buffer 35.例文帳に追加

スルー入力ポートからのパケットをスルーパケットと削除パケットに分類し、多重化入力ポートからのパケットは多重化パケットのみをＦＩＦＯバッファ１７６〜１７８に一旦記憶し、伝送装置内部で生成するパケットもＦＩＦＯバッファ３５に一旦記憶する。 - 特許庁

When image data LD1 to LD8 of the line buffer 2209 are determined in this way, combination circuit can decide the whole input signals up to an input signal of the code decision circuit 2204, and the final encoded data CODE1 to CODE8 can be obtained in one clock.例文帳に追加

このようにラインバッファ２２０９の画像データＬＤ１〜ＬＤ８が確定するとコード決定回路２２０４の入力信号までの全てが組合わせ回路で決定することができ、１クロックで最終的な符号化データＣＯＤＥ１〜ＣＯＤＥ８を得ることができる。 - 特許庁

When the matching (pattern matching) of the input data with any first division data already stored in a first pattern table is not detected, the analyzing part adds the input first division data to a first pattern table and the first analysis buffer.例文帳に追加

同部は、入力データが、当該第１の区間データが第１のパターン表にすでに格納されたいずれかの第１の区間データとの一致（パターン一致）を検出しないと、入力した第１の区間データを第１のパターン表および第１の解析バッファに追記する。 - 特許庁

When a refresh-test for a redundant memory cell is performed, a redundant CBR refresh-counter 15 is activated for each input of a control signal RACBR, counts the number of input of redundant CBR commands, and outputs them to a X address buffer 2A as redundant counter signals RCNT0- RCNT5.例文帳に追加

冗長CBRリフレッシュカウンタ15は、冗長メモリセルに対するリフレッシュテストを行う場合、制御信号RACBRが入力される毎に活性化され、冗長CBRコマンドの入力される数を計数し、計数値を冗長カウンタ信号RCNT0〜RCNT5として、Xアドレスバッファ2Aへ出力する。 - 特許庁

The I/F converting device 10 has an input terminal 10a connected to a photodiode, inputs a current generated in the photodiode to the input terminal 10a, and outputs a signal of a frequency corresponding in size to the inputted current from the buffer amplifier 18.例文帳に追加

このＩ／Ｆ変換装置１０は、入力端１０ａがフォトダイオードと接続されており、フォトダイオードで発生した電流を入力端１０ａに入力して、その入力した電流の大きさに応じた周波数の信号をバッファアンプ１８から出力する。 - 特許庁

In a case that the input voltage Vin in the buffer operation mode changes from input voltage Vin1 in the charge setting operation mode of just before the setting, the circuit transfers to the charge setting operation mode according to the necessity, and electric charges are set again in the first capacitor and the second capacitor.例文帳に追加

バッファ動作モードにおける入力電圧Ｖinがその直前の電荷設定動作モードにおける入力電圧Ｖin1から変化する場合には、必要に応じて電荷設定動作モードに移行して第１コンデンサと第２コンデンサに電荷を再設定する。 - 特許庁

In an input parallel conversion circuit 62, the information bits input at the (q) bit units are stored in a buffer, and the information bits in mp bit parts are output in the stored order in the stored information bits at the timing of excesses over mp bits of the quantities of storages.例文帳に追加

入力パラレル変換回路６２においては、qビット単位で入力される情報ビットがバッファに蓄積され、蓄積量がmpビットを超えたタイミングで、蓄積された情報ビットのうち、蓄積された順にmpビット分の情報ビットが出力される。 - 特許庁

The input buffer comprises a mode control circuit for generating a plurality of first control signals, and a receiver for receiving at least one input signal and the plurality of the first control signals and outputting at least one signal which performs CMOS swing.例文帳に追加

複数の第１制御信号を発生させるモード制御回路と、少なくとも一つの入力信号と前記複数の第１制御信号とを受信し、ＣＭＯＳスイングする少なくとも一つの信号を出力する受信器とを備える入力バッファ。 - 特許庁

When a signal DQS is outputted neither from an information processing section 11 of a semiconductor device 10 nor from an external device 20, a control circuit 105 turns on a pull-down resistor RD 103 and fixes the input of an input buffer gate 102 to "0" level.例文帳に追加

半導体装置１０の情報処理部１１および外部デバイス２０のどちらからも信号ＤＱＳが出力されないときには、制御回路１０５がプルダウン抵抗ＲＤ１０３をオンにして入力バッファゲート１０２の入力を“０”レベルに固定する。 - 特許庁

In the case that the buffer memory 14 for input overflows during storage through the first path 18 wherein the image data is compressed, the first path is switched to the second path 19 wherein the image data is not compressed, to input the image data from the reader 11 again.例文帳に追加

画像データを圧縮処理する第１経路１８で格納中に、入力用バッファメモリ１４がオーバーフローしたとき、画像データを圧縮処理しない第２経路１９に切り替えて、読み取り装置１１からの画像データの入力をやり直させる。 - 特許庁

A row address is supplied to the data input terminal if a row address register 11 via a buffer gate, and the output of the row address register 11 is supplied to the data input terminal of a word decoder 17A via a complementary signal generation circuit 15 and a predecoder 16.例文帳に追加

一方では、行アドレスがバッファゲートを介して行アドレスレジスタ１１のデータ入力端に供給され、行アドレスレジスタ１１の出力が相補信号生成回路１５及びプリデコーダ１６を介してワードデコーダ１７Ａのデータ入力端に供給される。 - 特許庁

An output buffer 22 selects a mode to output data to be inputted from a LSI chip side to an input terminal 21 through a PAD node 25 to a bus side or the mode of high impedance according to a control input EN to a control terminal 23.例文帳に追加

出力バッファ２２は、入力端子２１にＬＳＩチップ側から入力されるデータをバス側にＰＡＤノード２５を介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子２３への制御入力ＥＮに応じて選択する。 - 特許庁

Multithreaded software for making a system memory 20 function as FIFO is executed, whereby input data from the input buffer circuit 13 is written to a hard disk 24 from the system memory 20 asynchronously from its writing processing to the system memory 20.例文帳に追加

システム・メモリ２０をＦＩＦＯとして機能させるマルチスレッドのソフトウェアを実行することで、入力バッファ回路１４からの入力データはシステム・メモリ２０に書き込まれる処理をされながら、これとは非同期にシステム・メモリ２０からハードディスク２４へ書き込み処理される。 - 特許庁

Image data inputted to an image input device 10 are transferred through a data bus 70 to an image storage device 20, and the image data transferred to the image storage means 20 are transferred through the data bus 70 to the input buffer memory 41 of an image rotation means 40.例文帳に追加

画像入力装置１０に入力された画像データは画像蓄積装置２０にデータバス７０を介して転送され、画像蓄積手段２０に転送された画像データは画像回転手段４０の入力バッファメモリ４１にデータバス７０を介して転送される。 - 特許庁

The output sides of the attenuation portions 1, 2 and 3 are connected to the input side of an output buffer 6 having a high input impedance, respectively via a switch S1, and via a switch S2, and attenuation portions 4, 5 and via a switch S3.例文帳に追加

減衰部１の出力側をスイッチＳ１を介して、減衰部２の出力側をスイッチＳ２を介して、減衰部３の出力側を減衰部４，５およびスイッチＳ３を介して、それぞれ高入力インピーダンスの出力バッファ６の入力側に接続する。 - 特許庁

A voltage division node of a capacitance division circuit (CDC1) and a capacitance electrode of a touch sensor (8) are connected to an external input terminal (PG2) of a microcomputer (1) having a central processing unit (21), an analog-digital converting circuit (21), and an input buffer (101).例文帳に追加

中央処理装置(２１)、アナログ・ディジタル変換回路(２１)、及び入力バッファ（１０１）を有するマイクロコンピュータ（１）の外部入力端子（ＰＧ２）に、容量分割回路（ＣＤＣ１）の分圧ノードを接続すると共に、タッチセンサ（８）の容量電極を接続する。 - 特許庁

This device is provided with a stream parser 21 for detecting a Navigation Pack in parallel with a line for interconnecting inputs and outputs, an input pack counter 22 for counting input streams by the pack units of 2048 bytes, and a counter buffer 23 for holding the counter value of the input pack counter 22 when the Navigation Pack is detected by the stream parser 21.例文帳に追加

入出力をつなぐラインに並行にＮａｖｉｇａｔｉｏｎ Ｐａｃｋを検出するためのストリームパーサ２１と、入力されるストリームを２０４８バイトのパック単位にカウントする入力パックカウンタ２２と、ストリームパーサ２１によりＮａｖｉｇａｔｉｏｎ Ｐａｃｋを検出した際に入力パックカウンタ２２のカウンタ値を保持するカウンタバッファ２３が設けられる。 - 特許庁

In this client-server system, character information is stored in a buffer of a client 1000 during the character input operation (2090), the character input work is continued only by a client by use of the stored character information when communication is suddenly disconnected, and the input character information is transmitted to a server when the communication line is recovered, so that the server side continues the operation.例文帳に追加

文字入力作業中に，クライアントのバッファに文字情報を蓄積しておき，突発的な通信の切断時には，蓄積しておいた文字情報を利用して，クライアント単体で文字入力作業を継続し，通信回線の回復時に，入力文字情報をサーバに送信し，サーバ側で作業を継続できるようにする。 - 特許庁

Although the data writing speed to the hard disk 24 is fluctuated and may be below the data transfer speed of the input data, overrun of the input data can be prevented by the combination of the hardware FIFO of the input buffer circuit 14 and the software FIFO by the system memory 20 even if the the writing speed of the hard disk drops, and stable long-time data recording can be performed.例文帳に追加

ハードディスク２４へのデータ書き込み速度は変動し、入力データのデータ転送速度を下回ることがあるが、入力バッファ回路１４のハードウェアＦＩＦＯと、システム・メモリ２０によるソフトウェアＦＩＦＯの組み合わせで、ハードディスクの書き込み速度低下時も入力データのオーバーランが起こらず、安定した長時間データ記録が可能になる。 - 特許庁

When the test signal 38 is input in the DQM switch circuit 27, a mask/disable signal (MASK0 or MASK1) input to any one of two mask/ disable terminal (DQML, DQMU) is output to a write amplifier/sense buffer 15 as the mask/disable signal input from both terminals of DQML and DQMU.例文帳に追加

ＤＱＭ切り替え回路２７において、そのテスト信号３８が入力されると、２つのマスク／ディセーブル端子（ＤＱＭＬ、ＤＱＭＵ）のいずれか１つに入力されるマスク／ディセーブル信号（ＭＡＳＫ０またはＭＡＳＫ１）を、ＤＱＭＬおよびＤＱＭＵの両端子から入力されたマスク／ディセーブル信号としてライトアンプ／センスバッファ１５に出力する。 - 特許庁

A MOS transistor 23 is provided in series to a MOS transistor 21 that forms a source follower circuit of a buffer circuit and a voltage of which a fixed voltage is added to an input signal voltage Vin is applied to a gate thereof.例文帳に追加

バッファ回路のソースフォロア回路を構成するＭＯＳトランジスタ２１に直列にＭＯＳトランジスタ２３を設け、そのゲートに入力信号電圧Ｖｉｎに固定電圧を加算した電圧を印加する。 - 特許庁

Since the band buffer 36 of a high access frequency in a process of converting the input data ϕ1 to the plot data ϕ3 is allotted to the DRAM 22, a data process time can be shortened greatly.例文帳に追加

このように、入力データφ１を描画データφ３に変換する過程におけるアクセス頻度の高いバンドバッファ３６がＤＲＡＭ２２に割り付けられるので、データ処理時間を大幅に短縮できる。 - 特許庁

To provide an input and output circuit performing a small amplitude operation in which the power consumption of a second power source can be reduced, and the rising of a logical signal to be outputted by an open drain type try state buffer can be quickened.例文帳に追加

第２の電源の消費電力が少なく、オープンドレイン型トライステートバッファが出力する論理信号の立上りが早い、小振幅動作を行う入出力回路を提供する。 - 特許庁

One end of a resistance element RA is connected to a Vcc power supply voltage terminal pin 41, and the other end of the resistance element RA is connected to one end of a resistance element RB and the input of a buffer circuit 61.例文帳に追加

抵抗素子ＲＡの一端はＶｃｃ電源電圧端子ピン４１へ接続され、また抵抗素子ＲＡの他端は抵抗素子ＲＢの一端とバッファ回路６１の入力へ接続されている。 - 特許庁

An in-router packet controller 4 adds in-router header information to the received packet to convert the form of the packet into an in-router form (in-router cell) and transmits the converted packet to a cell buffer 5 in an input device.例文帳に追加

装置内パケット制御装置４は入力されたパケットに装置内セルヘッダ情報を付加して装置内の形式（装置内セル）に変換し、入力側装置内セルバッファ５へ送出する。 - 特許庁

On the other hand, when the storage amount of the input buffer 32 exceeds the upper limit, the decoding by the stream decoding section 22 is resumed, and the decoding is performed at a high speed to eliminate the delay caused by the stop.例文帳に追加

一方で、入力バッファ３２の記憶量が上限を超過したときはストリームデコード部２２による復号を再開させるとともに、停止による遅れを解消するために高速で復号する。 - 特許庁

The error sum calculation section 106 calculates a difference between the determined output gradation value and the corrected input value as an error value and transmits the error value to the error sum calculation section 106 via an error buffer 105.例文帳に追加

誤差和算出部１０６は、決定された出力階調値と修正入力値との差分を誤差値として算出し、誤差バッファ１０５を経由して誤差和算出部１０６に送信する。 - 特許庁

It detects the sector ID3 of the input selector data 1 and generates the information 12 for specifying the position to write in the buffer memory 5 only the sector data whose sector ID 3 data agree with the expected value.例文帳に追加

入力セクタデータ１のセクタＩＤ３を検出し、セクタＩＤ３が期待値と合致するセクタデータのみバッファメモリ５への書き込み位置を指定する書き込み位置指定情報１２を生成する。 - 特許庁

The output of the buffer circuit 61 is connected to one end of a resistance element RC, and the other end of the resistance element RC is connected to a Vc external input terminal pin 42 and one end of a resistance element RD.例文帳に追加

バッファ回路６１の出力は抵抗素子ＲＣの一端へ接続され、抵抗素子ＲＣの他端はＶｃ外部入力端子ピン４２と抵抗素子ＲＤの一端へ接続されている。 - 特許庁

Image data transmitted to the buffer board 31 are temporarily stored in the input memory 31a, and then a JPEG compression is performed in the image data converter 31b by a compression rate preset.例文帳に追加

バッファ基板３１に送られた画像データは、入力メモリ３１ａに一時的に格納された後、予め設定された圧縮率によって画像データ変換部３１ｂにおいてＪＰＥＧ圧縮される。 - 特許庁

When the number of fields of the reference picture is determined to be 1, a slice header generation unit 13 determines, as the reference picture, one of the pictures input from a picture rearrangement buffer 12.例文帳に追加

スライスヘッダ生成部１３は、参照画像のフィールド数が１に決定された場合、画像並べ替えバッファ１２から入力されるピクチャの中から１つのピクチャを参照画像として決定する。 - 特許庁

Bit width limited outputs from coherent receiving sections 101 and 121 are added by means of an adder 117 and stored in a frame buffer 118 before being delivered to a soft decision input error correcting section 120.例文帳に追加

各コヒーレント受信部１０１、１２１からのビット幅制限された出力を加算器１１７で加算し、フレームバッファ１１８に蓄積した後、軟判定入力誤り訂正部１２０に送る。 - 特許庁

Then the first image data 41a are transferred to an input buffer 33 and subjected to image processing and the second and third image data 41b, 41c are stored in a RAM 22 for a CPU.例文帳に追加

そして、１枚目の画像データ４１ａをインプットバッファ３３に転送して画像処理にまわし、２枚目及び３枚目の画像データ４１ｂ，４１ｃについてはＣＰＵ用のＲＡＭ２２に蓄積しておく。 - 特許庁

Since image data are exchanged between image input/output parts 12 and 18 and the system memory 20 on the PCI bus 78, it is not necessary to intermediately spool the image data wile using a DRAM buffer.例文帳に追加

画像データはＰＣＩバス７８上で画像入出力部１２、１８とシステムメモリ２０間でやり取りされるので、ＤＲＡＭページバッファを用いて画像データを中間的にスプールする必要が無い。 - 特許庁

The output buffer connects each stage of the shift register S/R and each scanning line WS, captures a power source pulse according to an input signal, and outputs it as a control signal to each scanning line WS.例文帳に追加

出力バッファは、シフトレジスタＳ／Ｒの各段と各走査線ＷＳとの間に接続し、入力信号に応じて電源パルスを取り出し制御信号として各走査線ＷＳに出力する。 - 特許庁

The 2nd external clock signal /CLK, on the other hand, is inputted to a 1/4 frequency divider 15 through a 2nd input buffer 14.例文帳に追加

第２の内部クロック発生回路は、第1の外部クロック信号CLKと第2の外部クロック信号/CLKの位相差を検出し、その位相差を第1の内部クロック信号CLK1に与えることにより第2の内部クロック信号/CLK1を生成する。 - 特許庁

An output value of the test circuit 4 is changed by a plurality of combinations by switching setting to each of the plurality of modes, and thereby the input/output characteristics during an AC test time of the buffer circuit 6 can be measured efficiently.例文帳に追加

複数の各モードへの切り替え設定により、テスト回路４の出力値を複数の組み合わせで変更し、バッファ回路６のＡＣテスト時の入出力特性を効率よく測定可能とした。 - 特許庁

Even if the SM is determined to be recycled mid-session, the SM still operates to process all of the remaining session messages from the session input buffer, thereby preserving session continuity.例文帳に追加

たとえＳＭが、セッション途中にリサイクルすべきと決定されても、ＳＭは、依然としてセッション入力バッファからの残りのセッションメッセージのすべてを処理するように動作してセッション連続性を保持する。 - 特許庁

All packets, stored in the input buffer 406, can be distributed to each of the output ports 106, so that the packet switch circuit having switch capacity which does not depend on the packet length can be realized.例文帳に追加

入力バッファ４０６に蓄積されるすべてのパケットを出力ポート１０６ごとに振り分けることができるので、パケット長に依存しないスイッチ容量を持つパケットスイッチ回路を実現できる。 - 特許庁

The output of the buffer circuit 21 is inputted to an input port circuit 5 so as to be used for control performed by the CPU 6A, and taken off as an inspection signal from a signal terminal fitting area 22.例文帳に追加

このバッファ回路２１の出力は、入力ポート回路５へ入力されＣＰＵ６Ａによる制御に用いられるとともに、信号端子取付領域２２から検査用信号として取り出される。 - 特許庁

Detecting circuit 22 detects the amplitude of reception data signal outputed from the input buffer, and generates a feedback signal representing a detected amplitude which is fed back to a transmitter 10 side.例文帳に追加

振幅検出回路２２は、入力バッファから出力される受信データ信号の振幅を検出し、検出した振幅を表わすフィードバック信号を生成し、トランスミッタ１０側に帰還させる。 - 特許庁

To shorten a delay time of image data read from a frame buffer memory at an image processor mounted to and used for an in-vehicle imaging system when the frame rate of input image data is lowered.例文帳に追加

車載用撮像システムに搭載して用いる画像処理装置において、入力画像データのフレームレートが低下した場合に、フレームバッファメモリから読み出される画像データの遅延時間を抑えるようにする。 - 特許庁

A replica circuit used for the DLL circuit includes a delay circuit to which a first power supply voltage is supplied and an input clock signal to a clock buffer is inputted and from which a replica clock signal is outputted.例文帳に追加

ＤＬＬ回路に使用されるレプリカ回路は、第１の電源電圧が供給され、クロックバッファへの入力クロック信号が入力され、レプリカクロック信号を出力する遅延回路を含む。 - 特許庁

On the other hand, a reference potential deciding three kinds of threshold voltage is supplied to an input buffer 30 from a reference potential generating circuit 28, four different potential level can be discriminated.例文帳に追加

一方、入力バッファ３０には参照電位発生回路２８から３種類のしきい値電圧を決定する参照電位が供給されており、４つの異なる電位レベルを判別することができる。 - 特許庁

The buffer circuit 20 outputs a signal representing a voltage VDD or a voltage GND supplied to the input terminal 10 to the internal circuit 30 in accordance with the mask cancellation signal MASK"H".例文帳に追加

バッファ回路２０は、入力端子１０に供給される電圧ＶＤＤ又は電圧ＧＮＤを表す信号をマスク解除信号ＭＡＳＫ“Ｈ”に応じて内部回路３０に出力する。 - 特許庁