「Input buffer」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

After that, when a reception request is input from the external apparatus based on the file information, the external apparatus is caused to output the broadcast media file corresponding to the request while storing the file into the buffer section.例文帳に追加

その後ファイル情報に基づく外部機器からの受信要求が入力されると、当該要求に対応した放送メディアファイルをバッファ部に記憶させながら外部機器に出力させる。 - 特許庁

A trigger point of the inverter stack 135 is dynamically adjusted to an optional OVDD value 110 through using the reference generator to improve the performance of the input buffer and improve its flexibility more.例文帳に追加

回路１３４を用いることにより、インバータ・スタック１３５のトリガ・ポイントは任意のOVDD値１１０について動的に調整することができ、それによって入力バッファ性能が改善されより融通性が上がる。 - 特許庁

In this semiconductor integrated circuit device, a first image data interface section 110 is disposed in an electrode region 210 and in an input/output buffer region 220 provided along a first side 230 of a semiconductor chip 200.例文帳に追加

第１の画像データインターフェース部１１０は半導体チップ２００の第１の辺２３０に沿って設けられている電極領域２１０及び入出力バッファ領域２２０に配置される。 - 特許庁

The potential of a pixel electrode (electrode connected to a TFT) of a liquid crystal cell in a dummy pixel region is input voltage VCOM_ OUT of an analog buffer 71 of a common voltage adjusting circuit 63.例文帳に追加

ダミー画素領域の液晶セルの画素電極（ＴＦＴに接続されている側の電極）の電位が、コモン電圧調整回路６３のアナログバッファ７１の入力電圧ＶＣＯＭ＿ＯＵＴとなっている。 - 特許庁

A method for transferring data between a simulator to an emulator across and interface, comprises updating a simulator buffer of the simulator to contain a desired input state for an emulation cycle.例文帳に追加

1つの実施の形態では、インターフェースを介するシミュレータとエミュレータとの間でデータを転送する方法は、エミュレーションサイクルに対して所望の入力状態を含むように、シミュレータのシミュレータバッファをアップデートする。 - 特許庁

An address on buffer of data packet is determined in a multiplex order for every program in which an AV streams multiplexing controller 101 is input and stored in order into a multiplex spacing counter at output sequential data 103.例文帳に追加

ＡＶストリーム多重化制御部１０１が入力される番組毎にそのデータパケットのバッファ上のアドレスを多重順に決定し、出力配列データ１０３に多重間隔カウンタに順次格納する。 - 特許庁

The source of the second transistor 5 consisting of the drain of the first transistor 3 and the DMOSFET is connected with the gate of the second transistor 5, and its connection is connected to an input terminal of a buffer amplifier 6.例文帳に追加

第１トランジスタ３のドレインとＤＭＯＳＦＥＴからなる第２トランジスタ５のソースと第２トランジスタ５のゲートとが接続され、その結線がバッファアンプ６の入力端子に接続されている。 - 特許庁

In a shared buffer memory 132, the initial value of a write address is set as the minimum address, and an address in which input image data to be inputted from an image memory are stored is updated to the maximum address direction.例文帳に追加

共有バッファメモリ１３２において、書き込みアドレスの初期値を最小番地に設定し、画像メモリから入力される入力画像データを格納するアドレスを最大番地方向に更新していく。 - 特許庁

An overwrite process part 20 takes out a corresponding partial image (partial image not coded) from a compression page memory 60, overwrites the input partial image to the partial image and stores in a small area buffer 30.例文帳に追加

上書き処理部２０は、圧縮ページメモリ６０から対応する部分画像（符号化されていない部分画像）を取出して、入力部分画像をこれに上書きして小領域バッファ３０にストアする。 - 特許庁

A front end server accepts a request from a displayed first screen, and an input controller 23 exclusive to the first screen takes and stores data inputted to the first screen in a buffer.例文帳に追加

フロントエンドサーバが、表示されている第１の画面からのリクエストを受け付け、第１の画面専用入力コントローラ２３が、第１の画面に入力されたデータを取り込んでバッファに格納する。 - 特許庁

Concerning this VBI data processor, a digital signal containing VBI data inputted from an input terminal 1 is temporarily written in a buffer memory 2 and correspondent data are read out by a read address generated by an address generating circuit 6.例文帳に追加

入力端子１から入力されたＶＢＩデータを含んだデジタル信号はバッファメモリ２に一旦書込まれ、アドレス発生回路６の発生する読出しアドレスによって対応するデータが読出される。 - 特許庁

A reproducing system current source 413 outputs a current in which a reproducing power setting current 401 is amplified by an input current buffer 411 in accordance with ON/OFF of a switch connected to the current source.例文帳に追加

再生系電流源４１３は、再生パワー設定電流４０１を入力電流バッファ４１１で増幅した電流を、電流源に接続されたスイッチのオン・オフに応じて出力する。 - 特許庁

At the time of detecting the generation of a message to be processed, an input task 12 inserts a message and a message level into a message buffer 17, and calls the inter-task message communicating means of an operating system 11.例文帳に追加

入力タスク１２は処理すべきメッセージの発生を検出すると、メッセージとメッセージレベルをメッセージバッファ１７に挿入してオペレーティングシステム１１のタスク間メッセージ通信手段を呼び出す。 - 特許庁

A source voltage satisfying inequality VDD1>VDD2+Vth is supplied, where VDD1 is the source voltage of the input inverter, VDD2 is the source voltage of the output buffer, and Vth is the threshold voltage of the transistors.例文帳に追加

入力インバータの電源電圧をＶＤＤ１、出力バッファの電源電圧をＶＤＤ２、トランジスタの閾値電圧をＶｔｈとしたとき、不等式ＶＤＤ１＞ＶＤＤ２＋Ｖｔｈを満足するように電源電圧を供給する。 - 特許庁

To perform fast print processing by successively storing binarized data, with which gradation conversion from input multiple gradation data into binarized data about an area defined according to edge data produced based on intermediate data of a plotting object unit is executed and converted, in an output buffer.例文帳に追加

多値階調の入力データから２値データへの階調変換を実行し、印刷出力する印刷装置において高速印刷処理を可能とする装置及び方法を提供する。 - 特許庁

In recording operation, the input data are read out from a buffer memory 13 in order of address An-m...An-1→An, and the recording data modulated by an encoder are recorded on an optical disk 32 in order of sector Sn-m...Sn-1→Sn.例文帳に追加

記録動作では、アドレスＡn-m…Ａn-1→Ａnの順でバッファメモリ１３から入力データが読み出され、エンコーダにて変調された記録データが、セクタＳn-m…Ｓn-1→Ｓnの順で光ディスク３２に記録される。 - 特許庁

When a normal flash memory is constituted using one chip of a non-volatile semiconductor memory, an input buffer 13 and an address signal A19 processing logic circuit 14 are set to a disable-state.例文帳に追加

不揮発性半導体記憶装置を１チップ用いて、通常のフラッシュメモリを構成する場合は、入力バッファ１３及びアドレス信号A19加工論理回路１４がディスエーブル状態に設定される。 - 特許庁

To reduce scale of an audio/video synchronous control circuit by using a small-sized buffer for decoding without depending on size of an access unit of an input file in an audio/video synchronous control system.例文帳に追加

オーディオ・ビデオ同期制御方式において、入力ファイルのアクセスユニットの大きさに依存しない小さなサイズの復号化用バッファを用いて、オーディオ・ビデオ同期制御回路の規模を削減する。 - 特許庁

A buffer 100 performs output in normal delay at the time of normal operation, but when hold margin is inspected, output is performed delaying an input clock with delay quantity being larger than the normal delay.例文帳に追加

バッファ１００は通常の動作時は通常遅延で出力を行なうが、ホールドマージンを検査する場合には、通常遅延よりも大きい遅延量で入力クロックを遅延させて出力する。 - 特許庁

Input of two buffer circuits constituting a latch circuit receive different voltage depending on capacity coupling effect of a ferroelectric capacitor or capacity division of the ferroelectric capacitor before connection of a power source.例文帳に追加

ラッチ回路を構成する２つのバッファ回路の入力は、電源の接続前に、強誘電体キャパシタの容量カップリング効果または強誘電体キャパシタの容量分割により異なる電圧を受ける。 - 特許庁

To re-modulate a received packet stream signal, without requiring the perfect demodulation, decoding, encoding and re-modulation of a component signal by generating a control signal according to the state of an input packet buffer.例文帳に追加

コンポーネント信号の完全な復調、復号、符号化、再変調を必要とすることなく、受信したパケットストリーム信号を再変調でき、そして、正しいパケットタイミングを維持できるシステムを提供する。 - 特許庁

A multi-input buffer 100 is connected to plural signal paths and each signal path is provided with a filter (a) consisting of BQ11, ..., BQ1n, a filter (b) consisting of BQ21,..., BQ2m,..., and a bypass (c).例文帳に追加

複数の信号経路に多入力バッファ１００が接続されて構成されていて、各信号経路は、ＢＱ_11、…、ＢＱ_1nからなるフィルタａ、ＢＱ_21、…、ＢＱ__2mからなるフィルタｂ、…、バイパスｃを有している。 - 特許庁

A display compensating device 2 successively outputs the instruction information obtained from an input device of a user, to a graphic device 4, and the updated instruction information for a predetermined period, is stored in a buffer.例文帳に追加

ディレイ補償装置２は、利用者の入力装置１から得られる指示情報を順次グラフィクス装置４に出力すると共に、最新の一定期間の指示情報をバッファに格納する。 - 特許庁

A processing unit constituting means 132 of the input buffer 13 outputs a packet flow 112 per process unit composed of free areas and a process result storing area added to one or a plurality of packet units.例文帳に追加

入力バッファ部１３の処理単位構成手段１３２が、１つのまたは複数のパケット単位に空きエリアと処理結果格納エリアを追加した処理単位のパケットフロー１１２を出力する。 - 特許庁

To reduce a required amount of buffer memory while maintaining quality of transmission to reduce transmission delay when pieces of data to be input at a predetermined period are transmitted by continuous frames having predetermined configurations.例文帳に追加

所定周期で入力されるデータを連続する所定の構成を有するフレームで送信する場合に、伝送の品位を維持しつつ必要なバッファメモリ量を削減し、伝送遅延を軽減すること。 - 特許庁

The random number generating circuit has a parallel circuit which is connected to an input of a selection circuit 101 and has buffer circuits 103_1 to 103_n selected by the selection circuit 101 and an inverter circuit 102 with a control terminal connected to an input of the parallel circuit and an output of the selection circuit 101.例文帳に追加

選択回路１０１の入力に接続され、選択回路１０１により選択されるバッファ回路１０３_１〜１０３_ｎを有する並列回路と、並列回路の入力及び選択回路１０１の出力に接続される制御端子付インバータ回路１０２とを有する。 - 特許庁

Reply of a load request of replies of requests input into an input buffer is conflict-adjusted with a load reply conflict adjustment circuit 210, stored in a register 610 through a selector 1110 via a crossbar 510 from registers 410 to 413, and output to the output port 0.例文帳に追加

入力バッファに入力されたリクエストのリプライのうち、ロードリクエストのリプライはロードリプライ競合調停回路２１０で競合調停され、レジスタ４１０乃至４１３からクロスバ５１０を介してセレクタ１１１０経由でレジスタ６１０に格納され、出力ポート０に出力される。 - 特許庁

Then an input control means 112 monitors residual capacity information fed from the input buffer 105 and a residual capacity of the DTS, ID, storage address storage memory and controls reading of image data from a recording medium 113 so that both of the residual capacities are not zero.例文帳に追加

そして入力制御手段１１２は、入力バッファ１０５から送られてくる残容量と、ＤＴＳ，ＩＤ，格納アドレス保持メモリの残容量を監視し、両方の残容量が０にならないように記録媒体１１３からの画像データの読み出しを制御する。 - 特許庁

For each successive quantized frequency domain vector (50), a current input capacity level of a buffer (38) is determined and the quantized frequency domain vector (50) is modified to increase compressibility when the current input capacity level is determined to be below a prescribed threshold.例文帳に追加

一連の量子化周波数領域ベクトル(50)の各々について、バッファ(38)の現在の入力容量レベルが判定され、現在の入力容量レベルが規定の閾値を下回ると判定されたときには、圧縮率を上げるために量子化周波数領域ベクトル(50)を変更する。 - 特許庁

To provide a semiconductor integrated circuit activated under application of a plurality of power supply voltages, wherein a through-current is prevented from being generated when no power supply voltage is applied to an input buffer while suppressing the reduction in an operating speed of an input circuit and the increase in a substrate area to the utmost.例文帳に追加

複数の電源電圧が供給されて動作する半導体集積回路において、入力回路の動作速度の低下や基板面積の増加をできるだけ抑えながら、入力バッファに電源電圧が供給されていない場合の貫通電流の発生を防止する。 - 特許庁

A picture start code detection part 131 detects an input timing of leading data of a picture from a TS packet inputted to a buffer 11, and a counter 132 outputs a timing signal when leading data of the picture are inputted 30 times, whereby an input timing of one-second data is detected.例文帳に追加

ピクチャスタートコード検出部１３１は、バッファ１１に入力されるＴＳパケットからピクチャの先頭データの入力タイミングを検出し、カウンタ１３２は、ピクチャの先頭データが３０回入力された時点でタイミング信号を出力し、これにより１秒分のデータの入力タイミングが検出される。 - 特許庁

A control part 102 decides whether the input character string is registered in a correction history registration part 104, and when the character string is registered in the correction history registration part 104, the input buffer 101 is instructed to output a corrected character string associated with the character string.例文帳に追加

制御部１０２は、入力された文字列が修正履歴登録部１０４に登録されているか否かを判別し、修正履歴登録部１０４に登録されている文字列である場合には、その文字列に関連付けられた修正文字列を出力するよう入力バッファ１０１へ指示する。 - 特許庁

The setting part 17 sets delay quantity and outputs the delay quantity to the delaying part 12 in order to accomplish signal change in the SDRAM 5 after 1.5 reference clock CLK by referring to results obtained by sampling the input signal from the buffer 13 in an input signal sampling part 16.例文帳に追加

遅延量設定部１７は、双方向バッファ１３からの入力信号を入力信号サンプリング部１６でサンプリングした結果を参照して、ＳＤＲＡＭ５に１．５基準クロックＣＬＫ後に信号変化を到達させるために、遅延量を設定して可変量遅延部１２に出力する。 - 特許庁

The voltage adjustment circuit 120 is connected between the output end of the operation amplifier and the input end of rectifying device, and when the voltage of the output end of the operational amplifier is lower than the voltage of the output end of the buffer amplifier, the voltage of the input end of the rectifying device is made higher than the voltage of the output end of the operational amplifier.例文帳に追加

電圧調整回路１２０は、オペアンプ出力端と整流素子入力端の間に接続されており、オペアンプ出力端の電圧がバッファアンプ出力端の電圧よりも低い場合に、整流素子入力端の電圧をオペアンプ出力端の電圧よりも高くする。 - 特許庁

The data synchronizing unit synchronizes the first data output from the input buffer unit with an output clock signal in response to the input clock signals and the first data enabling signals and outputs synchronized data as second data and second data enabling signals in response to each of the first data enabling signals.例文帳に追加

データ同期化部は入力クロック信号と第１データイネーブル信号とに応答して入力バッファ部から印加される第１データを出力クロック信号に同期させ、同期されたデータをそれぞれの第１データイネーブル信号に応答して第２データと第２データイネーブル信号として出力する。 - 特許庁

The final-stage selector inputs a bit output one stage before, the final-stage corresponding bit signal of parallel data from a serial output buffer resistor 4, and the first-stage bit output of a serial input shift resistor 2, and selects the output of the first-stage bit output of the serial input shift resistor 2 in conformation to a test signal.例文帳に追加

終段セレクタは、１段前のビット出力と、シリアル出力バッファレジスタ４からのパラレルデータの終段対応ビット信号と、シリアル入力シフトレジスタ２の初段のビット出力とを入力し、テスト信号に対応してシリアル入力シフトレジスタ２の初段ビットの出力を選択する。 - 特許庁

A buffer circuit 10 uses a negative feedback circuit section comprising a duty ratio detection section 16 and a DC component generation section 17 to feed back a signal having a DC component depending on the duty ratio of an output signal SO between an input and output of an input signal amplification section 15.例文帳に追加

バッファ回路１０は、デューティー比検出部１６と直流成分生成部１７とから構成される負帰還回路部によって、入力信号増幅部１５の入出力間で出力信号ＳＯのデューティー比に応じた直流成分の信号を帰還させている。 - 特許庁

When a change in numeral relating to an input video signal exceeds a predetermined value, it is decided that the picture has scene change and the numerals recorded in the frame buffer 127a are changed into predetermined numerals, such as a luminance value relating to the newly input video signal.例文帳に追加

そして入力された映像信号に関する数値の変化が所定値を超える場合に、映像のシーチェンジが発生したと判断し、フレームバッファ１２７ａに記録している数値を、新たに入力された映像信号に関する輝度値等の所定の数値に変更する。 - 特許庁

A self-adjustment/external control switching variable reactance section 1 includes: a capacitor A16 for receiving a transmission signal input; a buffer 18 for receiving a control signal input; an inductor 14; a varactor diode 13; resistors B21, B15; a capacitor B15; a fixed voltage power supply 12; a circuit ground 19; a filter 11; and an amplifier 17.例文帳に追加

送信信号入力を受ける容量Ａ１６と、制御信号入力を受けるバッファ１８と、インダクタ１４と、可変容量ダイオード１３と、抵抗Ａ２０と、抵抗Ｂ２１と、容量Ｂ１５と、固定電圧電源１２と、回路グランド１９と、フィルタ１１と、増幅器１７とを備える。 - 特許庁

A decimation determiner 16, when a motion amount between an input right-eye image and a right-eye image preceding by one frame is smaller than a predetermined threshold value, determines to decimate the input right-eye image without encoding, and copies the compared image preceding by one frame to a right-eye holding image buffer 14.例文帳に追加

間引き判断器１６は、入力された右目用画像とひとつ前の右目用画像との動き量が所定の閾値未満である場合、入力された右目用画像は符号化せず間引くと判断すると共に、比較したひとつ前の画像を右用保持画像バッファ１４にコピーする。 - 特許庁

When an input character string is segmented and divided in each clause and an uncertain conversion character string is generated, clause information obtained by integrating the input character string and the conversion character string in a clause unit is sorted in order of clause arrangement and stored in a buffer 9 for storing clause processing information.例文帳に追加

入力文字列が文節毎に切り分けられて未確定の変換文字列が生成されたとき、文節処理情報記憶用バッファ９には、文節単位で入力文字列や変換文字列をまとめた文節情報が、文節の並び順にソートされて格納される。 - 特許庁

Input nodes of first inverters MP3, MN11 are connected to the first node N1, output nodes of the first inverters MP3, MN11 are connected to the second node N2, and a third transistor MP1 made into an off-state when data is input to the page buffer P/B is connected between the first inverters MP3, MN11 and a power source terminal Vdd.例文帳に追加

第１インバータMP3,MN11の入力ノードは、第１ノードN1に接続され、第１インバータMP3,MN11の出力ノードは、第２ノードN2に接続され、第１インバータMP3,MN11と電源端子Vddの間には、データをページバッファP/Bに入力するときにオフ状態となる第３トランジスタMP1が接続される。 - 特許庁

This buffer circuit commonly drives a load by an operational amplifying means for buffering an input voltage and outputting the voltage, and an output accelerating means for outputting current larger than current from the amplifying means when the voltage difference of a predetermined offset voltage or higher exists between its input and output voltages.例文帳に追加

入力電圧をバッファして出力する演算増幅手段と、その入・出力電圧間に所定のオフセット電圧以上の電圧差がある時に演算増幅手段からの電流より大きな電流を出力する出力加速手段とにより、負荷を共通に駆動する。 - 特許庁

When a change in numeral relating to an input video signal exceeds a predetermined value, it is determined that the image has a scene change, and the numerals recorded in the frame buffer 127a are changed into predetermined numerals, such as a luminance value relating to the newly input video signal.例文帳に追加

そして入力された映像信号に関する数値の変化が所定値を超える場合に、映像のシーチェンジが発生したと判断し、フレームバッファ１２７ａに記録している数値を、新たに入力された映像信号に関する輝度値等の所定の数値に変更する。 - 特許庁

To provide an AC/DC separation circuit and power line carrier communication equipment for separating an AC voltage from a DC voltage, and for increasing an input impedance for an AC signal without using any largely scaled inductor or any high input impedance buffer.例文帳に追加

大型のインダクタや高入力インピーダンスのバッファを用いることなく交流電圧と直流電圧とを分離すると共に交流信号に対する人力インピーダンスを増大させることができる交流直流分離回路、及び電力線搬送通信装置を提供する。 - 特許庁