「Input buffer」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

To reduce costs and to achieve further higher image quality by avoiding the rupture of a decoder input buffer easily without using a memory for storing image data after decoding, regarding a video transmission system using encoding/decoding.例文帳に追加

本発明は符号化復号化を用いた映像伝送システムに関し、復号化後の画像データを保存するメモリを使用せず、かつ容易にデコーダ入力バッファの破綻を回避し、コストを削減し、さらに高画質を実現することを目的とする。 - 特許庁

Said conversion means is provided in a frame buffer memory controller 3 and converts RGB24 data of a high-resolution or high-frequency input video signal into YUV422 16-bit data of which the quantity of information is reduced, through color space conversion.例文帳に追加

この変換手段は、フレームバッファメモリコントローラ３にあって、高解像度や高周波数の入力映像信号のＲＧＢ２４データを色空間変換により情報量が低減したＹＵＶ４２２の１６ビットデータに変換する。 - 特許庁

Also, a switching control signal (maximum drive capability Enable) for pulling out drive capability to the maximum is outputted to an input/output buffer 33 from the CUI 41 as realization of the burst mode.例文帳に追加

また、バーストモードの成立にともなって、上記ＣＵＩ４１から入出力バッファ３３に、駆動能力を最大限に引き出すための切り換え制御信号（最大駆動能力Ｅｎａｂｌｅ）が出力されるように構成されている。 - 特許庁

Transmission data 108 transmitted from a transmission data buffer 106 of an information processing part 105 is input into a transmission packet generation part 109, and is here divided into a packet unit, and error correction code for each of 3 packets is calculated.例文帳に追加

情報処理部１０５の送信データバッファ１０６から送信される送信データ１０８は、送信パケット生成部１０９に入力され、ここでパケット単位に分割されて、３パケットずつの誤り訂正符号が計算される。 - 特許庁

In the input buffer circuit 21, the threshold value changing circuit is activated at the time of a test mode, current quantity of the N channel MOS transistor 215 is increased, voltage of a node N1 is increased, and the reference voltage VREF is changed equivalently.例文帳に追加

入力バッファ回路２１は、テストモード時閾値変更回路が活性化され、ＮチャネルＭＯＳトランジスタ２１５の電流量を増加させてノードＮ１の電圧を増加させ、基準電圧ＶＲＥＦを等価的に変化させる。 - 特許庁

In this flash memory element, a drain junction power supply terminal line and the ground terminal line are connected with connection terminals which are not contiguous to each other at the joint of the internal circuit of the flash memory element and an SDA input buffer.例文帳に追加

本発明に係るフラッシュメモリ素子は、フラッシュメモリ素子の内部回路とＳＤＡ入力バッファとの接続部において、ドレイン接合電源端子ラインと接地端子ラインとが互いに隣接しない接続端子に接続される。 - 特許庁

At image data inputting to the image processors 1061a-106na, the margin storing buffer 106b stores margin image data of a margin portion to also be used in image processing of the image data of a next block line, among the image data input.例文帳に追加

画像処理部１０６１ａ〜１０６ｎａへの画像データの入力時に、この入力された画像データにおいて次のブロックラインの画像データの処理にも使用される糊代画像データを糊代保存バッファ１０６ｂに格納する。 - 特許庁

The semiconductor nonvolatile memory sets the minimum management unit in which host side logical addresses are successively arranged, successively writes input data into a buffer, and generate the address conversion information of the logical address of each minimum management unit and the physical address of a nonvolatile memory.例文帳に追加

ホスト側論理アドレスが順次に並ぶ最小管理単位を設定し、入力されたデータをバッファに順次に書き込み、最小管理単位毎の論理アドレスと不揮発性メモリの物理アドレスとのアドレスの変換情報を生成する。 - 特許庁

The present invention provides: a session border controller (SBC) including a plurality of terminals and an input buffer for making stagnant packets from the plurality of terminals; and a call control method in a network including a call control server for controlling the SBC.例文帳に追加

複数の端末、前記複数の端末からのパケットを滞留させる入力バッファを有するセッション・ボーダー・コントローラー（ＳＢＣ）、前記ＳＢＣを制御する呼制御サーバーを有するネットワークにおける呼制御方法が提供される。 - 特許庁

When supply to the optical disk drive 200 and the HDD 300 is completed, the MPU 105 directs the data processor 400 to renew the content of the buffer memory 400A with data newly input from an encoder 103.例文帳に追加

光ディスクドライブ２００及びＨＤＤ３００への供給が完了すると、ＭＰＵ１０５は、エンコーダ１０３から新たに入力されてきたデータでバッファメモリ４００Ａの内容を更新するようデータプロセッサ４００に指示する。 - 特許庁

To provide a first-in first-out memory device which can prevent the error data being transferred and reduce buffer amount even when packets vary in data length and are slightly different in speed between their input and output sides.例文帳に追加

１パケットのデータ長がパケット毎に変化し入力側と出力側との速度が微妙に異なる場合であっても、エラーデータの転送を防止することができ、バッファ量を低減することができる先入れ先出しメモリ装置を提供する。 - 特許庁

A microcomputer 10 samples signal levels on a communication bus 5 through an input buffer 40 to measure the ratio of a low-level time in a specified measuring time period, thereby detecting the bus occupation ratio BR, based on the measurement result.例文帳に追加

マイコン１０が、入力バッファ４０を介して通信バス５の信号レベルをサンプリングすることにより、所定の計測期間内におけるローレベル時間の比率を計測し、その計測結果に基づいてバス占有率ＢＲを検出する。 - 特許庁

The chip selection circuit activates defect detecting and repairing circuits, such as a repair circuit or a test time shortening circuit, when at least one signal out of output signals of the plurality of data input buffer circuits is in a first logic state.例文帳に追加

チップ選択回路は複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが第１論理状態の時、リペア回路またはテストタイム短縮回路のような不良検証及び改善回路を活性化させる。 - 特許庁

An address corresponding to a first memory region and an address corresponding to a second memory region are inputted to an address buffer 2 and data read from first and second memory area are outputted alternately to a data input/output section 30.例文帳に追加

アドレスバッファ２には第１のメモリ領域に対応するアドレスと第２のメモリ領域に対応するアドレスが入力されデータ入出力部３０には第１、第２のメモリエリアから読出されたデータが交互に出力される。 - 特許庁

Further, the transmission line path 25 connects an input end of the malfunction decision circuit 21 to a first bonding electrode 17 connected to, for example, an output buffer circuit block 15 as a predetermined circuit block in a bonding electrode 12.例文帳に追加

また、伝送線路２５は、ボンディング電極１２の中の所定の回路ブロックである例えば出力バッファ回路ブロック１５と接続された第１のボンディング電極１７と誤動作判定回路２１の入力端とを接続する。 - 特許庁

The I2C control block 12 is constituted of low withstand-voltage elements having a withstand voltage of, for example, about 5 V, and the input/output buffer 13 is constituted of high withstand-voltage elements having the withstand voltage of, for example, about 35 V.例文帳に追加

Ｉ２Ｃ制御ブロック１２は、たとえば、耐圧５Ｖ程度の耐圧を有する低耐圧素子から構成されており、入出力バッファ１３は、たとえば、耐圧３５Ｖ程度の耐圧を有する高耐圧素子から構成されている。 - 特許庁

When the cause of abnormality is analyzed, an input signal is reproduced by reading out data stored in the cell buffer 14 thus realizing a concentrator/multiplexer in which the processing operation can be analyzed easily on the occurrence of abnormality.例文帳に追加

異常発生の原因を解析する際には、前記セルバッファ１４に貯えたデータを読み出して入力信号を再現するすることで、容易に異常発生時の処理動作を解析可能な集線多重化装置が実現できる。 - 特許庁

To achieve a buffer amplifier circuit that detects a signal via a capacitance element having a small capacity and has a high input impedance and a small amount of distortion without using resistors having an extremely high resistance value and capacitors having a high capacitance value.例文帳に追加

小容量のキャパシタンス素子を介して信号検出可能な高入力インピーダンスでかつひずみの少ない緩衝増幅回路を、極端に高抵抗値、高容量値の抵抗器やコンデンサーを用いずに実現する。 - 特許庁

A bias current generation circuit 40 generates a bias current i_bias including a direct current i_dc of a fixed level and a fluctuating component i_dyn fluctuating in accordance with the input signal IN, and supplies the bias current i_bias to the buffer circuit 30.例文帳に追加

バイアス電流生成回路４０は、一定レベルの直流成分ｉ＿ｄｃと入力信号ＩＮに応じて変動する変動成分ｉ＿ｄｙｎとを含むバイアス電流ｉ＿ｂｉａｓを生成し、バッファ回路３０へと供給する。 - 特許庁

To attain improvement in throughput and the reduction of cell abandonment while avoiding the occurrence of blocking by enabling even the processor of low throughput to execute candidate selection processing/competition arbitration processing concerning an input buffer type switch.例文帳に追加

入力バッファ型スイッチにおいて、処理能力の小さなプロセッサでも候補選択処理／競合調停処理を実行可能としブロッキングの発生を回避してスループットの向上とセル廃棄の低減を図るシステムの提供。 - 特許庁

To provide a moving image decoding apparatus which reduces the amount of data to be transferred even when performing image processing, prevents overflow of an input buffer section and further is adaptive to a plurality of output means.例文帳に追加

画像処理を行う場合であってもデータ転送量の削減が可能で、かつ入力バッファ部のオーバーフローを防止し、さらに複数の出力手段にも対応可能な動画像復号装置を提供することを目的とする。 - 特許庁

Buffer circuits 11, 12 adjust a leading time or trailing time with respect to input signals INP, INM, respectively, and output as a positive phase output signal OUTP and a negative phase output signal OUTM, respectively.例文帳に追加

バッファ回路１１、１２は、それぞれ入力信号ＩＮＰ、ＩＮＭに対して立ち上り時間または立ち下り時間を調整してそれぞれ正相出力信号ＯＵＴＰ、逆相出力信号ＯＵＴＭとして出力する。 - 特許庁

Therefore, the input/output buffer generates the analog signal or the digital signal inputted to the pad as the internal analog signal and the internal digital signal and outputs a digital signal to the pad in response to an internal signal pair.例文帳に追加

したがって、本発明の入出力バッファは、パッドに入力されるアナログ信号またはデジタル信号を、内部アナログ信号と内部デジタル信号として生成し、内部信号対に応答してパッドにデジタル信号を出力する。 - 特許庁

The pseudo-differential current-mode receiver includes a regulated cascode buffer, which buffers a received data current, makes its input impedance decreased and its output impedance decreased, to generate a buffered data current.例文帳に追加

擬似差動電流モード受信機は、受信されたデータ電流をバッファリングして、入力インピーダンスは減少させ出力インピーダンスは増加させることによって、バッファリングされたデータ電流を生成するためのレギュレイティドカスコードバッファーを含む。 - 特許庁

In a context buffer 22 and a query solving DB 25, an input sentence and a knowledge necessary for solving queries are stored as "a semantic representation, which is constructed by combining attributes together and linked between the attributes matching mutually".例文帳に追加

文脈バッファ２２や問題解決用ＤＢ２５には、入力文や問題解決に必要な知識が「属性と属性値とを組み合わせて構成されて相互に対応する属性間にリンクが設定される意味表現」として記憶される。 - 特許庁

A differential signal VRx1 between a test pattern signal VRx being an output from an input buffer 10 and an external reference voltage Vref applied by an LSI tester, and the like is applied to CDR12 to generate a clock signal CLK2.例文帳に追加

入力バッファ１０の出力であるテストパタン信号ＶＲｘとＬＳＩテスタ等より印加される外部基準電圧Ｖｒｅｆとの差動信号ＶＲｘ１がＣＤＲ１２に印加され、クロック信号ＣＬＫ２が生成される。 - 特許庁

A short-circuit switch 14 which short-circuits input and output ends of a buffer amplifier 15 is provided, and an incoming tone signal and a reception voice signal from the mobile phone are outputted to the earphone even when a power source is turned off or a battery is consumed.例文帳に追加

また、バッファアンプ１５の入出力端間を短絡する短絡スイッチ１４を設けて、電源オフ時やバッテリ消耗時でも携帯電話機からの着信音信号及び受話音信号をイヤホン１９へ出力する。 - 特許庁

To guarantee initial state of a circuit until turned-on power source voltage becomes stable, and to dissolve a danger that an output circuit of an external input and output buffer circuit malfunctions when a prescribed resistor value etc. are made initial values.例文帳に追加

投入された電源電圧が安定化するまでの間に回路の初期状態を保障し、所定のレジスタ値等を初期値にするとき、外部入出力バッファ回路の出力回路が誤動作する虞を解消する。 - 特許庁

To improve the utilization rate of storage areas for respective resources and to shorten a transfer time in the case of transfer from the buffer area of an image (semiconductor) memory for primarily storing input/output images to an HDD for saving compressed data.例文帳に追加

入出力画像を一次的に記憶する画像（半導体）メモリのバッファ領域から圧縮データ保存用のＨＤＤへの転送に際し各リソースの記憶領域の利用率の向上、転送時間の短縮化を図る。 - 特許庁

The class-AB output circuit (80) has a current buffer circuit which inputs the first and second signals as a differential input and amplifies it, and controls a phase compensation capacitance and a current that flows in the phase compensation capacitance.例文帳に追加

ＡＢ級出力回路（８０）は、第１信号および前記第２信号を差動入力として増幅し、位相補償用容量および位相補償用容量に流れる電流を制御する電流バッファ回路を備える。 - 特許庁

Cells input from a low-speed packet transfer engine or the like are held in the reception buffer 132 by a required number and then transferred or transferred after a final cell is held, thereby improving crossbar switch use efficiency.例文帳に追加

低速なパケット転送エンジン等から入力されたセルを受信バッファ１３２に必要数保持してから転送する又は最終セルが保持されてから転送することにより、クロスバスイッチの使用効率を大きくすることができる。 - 特許庁

The PLL macro 15 makes the phase of the chip input of a semiconductor integrated circuit 10 coincident with those of the inlets of the macros 1-4, and a CTS buffer 21 eliminates the clock delay differences to the lower-hierarchy macros 1-4.例文帳に追加

ＰＬＬマクロ１５は半導体集積回路１０のチップ入力と下位階層マクロ１〜４それぞれの入口との位相を一致させ、ＣＴＳバッファ２１が下位階層マクロ１〜４それぞれまでのクロック遅延差を無しとしている。 - 特許庁

Of the input signals, buffering signals by a buffer 4 and signals delayed for 1 bit by a 1-bit delay circuit 5 and then inverted by an inverter 6 are superimposed in a prescribed ratio and outputted to a transmission line 2.例文帳に追加

その入力信号の、バッファ４によりバッファリング信号と、１ビット遅延回路５により１ビット遅延された後インバータ６により反転された信号とが、所定の割合で重ね合わされて伝送路２へ出力される。 - 特許庁

The capacitance division circuit inputs a voltage signal obtained at the voltage division node by dividing an AC voltage to the analog-digital converting circuit via the input buffer, and the analog-digital converting circuit converts the voltage signal into digital data.例文帳に追加

アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して、前記電圧信号をディジタルデータに変換する。 - 特許庁

The PLL macro 11, on the other hand, makes the phases coincident from the input of the macro 1 to an FF circuit 31, and the CTS buffer 21 eliminates clock delay differences from the inlet of the macro 1 to the FF circuit 31.例文帳に追加

一方、ＰＬＬマクロ１１は下位階層マクロ１の入力からＦＦ回路３１までの位相を一致させ、ＣＴＳバッファ２１は下位階層マクロ１の入力からＦＦ回路３１までのクロック遅延差を無しとしている。 - 特許庁

An open system file input/output means 41 acquires the command in the command I/O buffer indicated by the instruction in the channel program with the inter-OS data transfer means 3 and executes the system-provided function corresponding to the command.例文帳に追加

オープン系ファイル用入出力手段41は、チャネルプログラム中の指令が指し示す上記コマンド用I/O バッファ中のコマンドを、OS間データ転送手段３を用いて取得し、そのコマンドに対応するシステム提供関数を実行する。 - 特許庁

The input buffers BI1 to BI6 and output buffers BO1 to BO6 are tested in the same test step, by outputting the test output signal TD to the output terminal via the output buffer.例文帳に追加

テスト出力信号ＴＤをセレクタＳ１〜Ｓ６と出力バッファとを経由して出力端子へ出力することにより、入力バッファＢＩ１〜ＢＩ６及び出力バッファＢＯ１〜ＢＯ６を同一のテストステップでテストを実施する。 - 特許庁

A graphics processor includes a vertex shader that processes input attribute values from a vertex buffer to generate output vertex shaded attribute values to be used by a rasterizer/fragment shader of the graphics processor when processing an image.例文帳に追加

グラフィックスプロセッサは、頂点バッファからの入力属性値を処理し、画像を処理する時にグラフィックスプロセッサのラスタライザ/フラグメントシェーダにより用いられる、出力である頂点シェーディングされた属性値を生成する頂点シェーダを含む。 - 特許庁

A graphics processor includes a vertex shader that processes input attribute values from a vertex buffer to generate output vertex shaded attribute values to be used by a rasterizer/fragment shader when processing an image.例文帳に追加

グラフィックスプロセッサは、頂点バッファからの入力属性値を処理して、画像を処理する時にラスタライザ/フラグメントシェーダにより用いられることになる、出力である頂点シェーディングされた属性値を生成する、頂点シェーダを含む。 - 特許庁

This device is provided with an association control means 7 which associates a switching means 2 which connects or disconnects a terminating resistance 3, and a switching means 6 which switches output signals from a system letting an input signal pass through a transmitting buffer 5.例文帳に追加

終端抵抗３を接続または未接続とする切換手段２と、入力信号をスルーさせる系統と送信バッファ５からの出力信号との切換を行なう切換手段６とを連動させる連動制御手段７を設ける。 - 特許庁

When white balancing is performed in response to an instruction input (control instruction) from a user accepted through an operation unit 121, white balancing is performed on the demosaic-processed three-primary-color data temporarily stored in the buffer memory 1043.例文帳に追加

操作部１２１を通じて受け付けたユーザーからの指示入力（調整指示）に応じたホワイトバランス調整を行う場合には、バッファメモリ１０４３に一時記憶したデモザイク処理された３原色データに対してホワイトバランス調整を行う。 - 特許庁

The telop generation apparatus 10 includes an agent means for creating a screen script by analyzing an input telop delivery command, a script engine in the form of a printer for drawing a telop based on the screen script, a device driver for controlling transfer of telop image data thus drawn to a frame buffer means, and a frame buffer outputting a video signal and a KEY signal.例文帳に追加

テロップ生成装置１０は、入力されたテロップ送出コマンドを解析して画面スクリプトを生成するエージェント手段と、画面スクリプトに基づいてテロップを描画するインタプリタ形式のスクリプトエンジンと、描画されたテロップ画像データのフレームバッファ手段への転送を制御するデバイスドライバと、映像信号およびＫＥＹ信号を出力するフレームバッファとを備える。 - 特許庁

A phase adjustment circuit 31 gives a phase adjustment value Dp, a first number of stages correction value for correcting the delay time caused by the wiring from the first delay circuit 21 to the phase comparison circuit 22 of a master DLL circuit 11, and a second number of stages correction value for correcting the delay time caused by the input buffer circuit 33 and the output buffer circuit 34 of a slave DLL circuit 12.例文帳に追加

位相調整回路３１は、マスタＤＬＬ回路１１の第１遅延回路２１から位相比較回路２２までの配線によって生じる遅延時間を補正する第１段数補正値と、スレーブＤＬＬ回路１２の入力バッファ回路３３と出力バッファ回路３４によって生じる遅延時間を補正する第２段数補正値を位相調整値Ｄｐに付与する。 - 特許庁

An image processor 1 for performing error diffusion on pixels of an input image includes: a line buffer 20 which stores data for each of pixels to be processed before and after pixels of interest to be subjected to error diffusion; and an error diffusion processing section 10 which performs error diffusion on the pixels of interest by switching two or more types of error diffusion processing by using the line buffer 20.例文帳に追加

入力画像の各画素に対して誤差拡散処理を施す画像処理装置１は、誤差拡散処理を施す対象である注目画素の前後に処理される画素毎にデータを記憶するラインバッファ２０と、ラインバッファ２０を用いて２種以上の誤差拡散処理を切り替えて注目画素に誤差拡散処理を施す誤差拡散処理部１０と、を備える。 - 特許庁

A path selection device is installed in each input path, so that it is not necessary to execute queuing, and a buffer storage device and a device for abandoning the same packet arriving with delay unique for flooding are installed in each output path, and the buffer storage device in an incoming side output path is provided with a storage capacity to such an extent that packet does not overflow.例文帳に追加

本発明は上記の課題を、入方路毎に経路選択装置を設置することにより待合せを行わせず、且つ出方路毎に緩衝記憶装置およびフラッディングに特有な遅れて到着する同一パケットを廃棄するための装置を設置し、着信側出方路における該緩衝記憶装置に対してはパケットが溢れない規模の記憶容量を具備させる手段により解決する。 - 特許庁