「Input buffer」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

The output of a frame buffer 35 at a filter for adding and averaging between frames is made a feedback signal and a forward signal, which are respectively added by adders 33 and 34 provided at the post stage of filter input and at the prior stage of filter output.例文帳に追加

フレーム間の加算平均を行うフィルタにおけるフレームバッファ３５の出力をフィードバック信号およびフォワード信号として、それぞれフィルタ入力の後段と、フィルタ出力の前段に設けられた加算器３３、３４で加算を行う。 - 特許庁

The first selector selects the data input without going through the buffer memory and to be stored in the flash memory when the speed of the data to be stored in the flash memory is less than a speed writable in the flash memory.例文帳に追加

前記第１のセレクタは、前記フラッシュメモリに格納されるべきデータの速度が、前記フラッシュメモリへの書き込み可能速度未満である場合には、前記バッファメモリを経由せずに入力された前記フラッシュメモリに格納されるべきデータを選択する。 - 特許庁

Therefore, cell discarding processing can be appropriately executed even on the input cell s1, on which different kinds of packets are multiplexed in the arbitrary timing, and it is not necessary to provide the cell buffer 1 for each packet so that circuit scale can be reduced.例文帳に追加

そのため、異なる種類のパケットが任意のタイミングで多重化された入力セルｓ１に対しても適切にセル廃棄処理を行うことができ、セルバッファ１をパケットごとに設ける必要がないため回路規模を縮小することができる。 - 特許庁

In this configuration, when inputting the sound waves containing more than a certain amount of the resonant frequency components of the data recorder to the sound input section attached to the recorder, the data compression rate is changed, depending on the remaining capacity in the buffer memory.例文帳に追加

記録装置に取り付けられた音声入力部に、データ記録部の共振周波数成分を一定量以上含む音波が入力される間、バッファメモリの残量に応じて、データの圧縮率を変化させることを特徴とする構成とした。 - 特許庁

An active suspension system has a vehicle height adjusting mechanism 1 which makes a vehicle body side member C approach to/separate from a wheel side member, and a buffer mechanism 2 which buffers the vertical input from a wheel W to the vehicle body side member C.例文帳に追加

アクティブサスペンションシステムは、車体側部材Ｃと車輪側部材Ａとを接近または離反させる車高調整機構１と、ホイールＷから車体側部材Ｃへの上下方向入力を緩衝する緩衝機構２とを有している。 - 特許庁

The control part 6 inputs the mail addresses stored in the address buffer 3-1 into an address input position of a mail, according to the address attributes To, CC, BCC, when the mail is indicated to be prepared by the user, so as to transit to mail preparation processing.例文帳に追加

また、制御部６は、ユーザによりメール作成が指示されると、宛先バッファ３−１に格納されたメールアドレスを、その宛先属性Ｔｏ、ＣＣ、ＢＣＣに従ってメールの宛先入力位置に入力してメール作成処理へ移行する。 - 特許庁

In a keyboard 12, the frequency of a key code (output of a processor 2) produced by a key input is modulated (FSK-frequency shift keying) by a modulator 5, and necessary carrier components alone pass through a filter 6 and fed to a conductive key top 4 via buffer amplifier 7.例文帳に追加

キーボード１２ではキー入力により発生したキーコード（プロセッサ２の出力）が変調器５により周波数変調（ＦＳＫ）され、必要なキャリア成分のみフィルタ６を通過し、バッファアンプ７を経て導電性キートップ４に供給される。 - 特許庁

In the case where drawing data to be sequentially generated and updated by a server are received by a client in response to continuous input events of the client, in a client device, the received drawing data are stored in a receiving buffer 32a after adding a receiving time to the head of the drawing data.例文帳に追加

クライアントの連続的な入力イベントに応じて、サーバにより順次生成更新される各描画データがクライアントに受信される場合、受信描画データの先頭に受信時刻が付加されて受信バッファ32aに格納される。 - 特許庁

When a decision is made that reception of raster bit image data for 1 pass using first through thirteenth nozzles NZ1-NZ13 for the input image buffer 45a is too late for next print operation, the CPU 43 transmits to that effect.例文帳に追加

前記入力イメージバッファ４５ａに第１〜第１３ノズルＮＺ１〜ＮＺ１３を使った１パス分のラスタビットメージデータの受信が次の印刷動作が行われるまでに間に合わないと判断した場合、ＣＰＵ４３はその旨を送信する。 - 特許庁

A printer-side control unit 27 divides an image buffer 50 into blocks of a size where the image data having the largest data size can at least be deployed among the image data related to each input job, and deploys the image data by the divided block.例文帳に追加

プリンター側制御部２７は、入力される各ジョブに係る画像データのうち、データサイズの最も大きい画像データが少なくとも展開可能なサイズのブロックごとに画像バッファー５０を分割し、分割したブロックごとに、画像データを展開する。 - 特許庁

The sampling rate converter is provided with a buffer (203) which captures input data, a sampling rate converter core (201) for converting the sampling rate of its output data, and a sampling rate conversion control section (202) which can control sampling conversion of the sampling rate converter core.例文帳に追加

入力データを取り込むバッファ（２０３）と、その出力データのサンプリングレートを変換するためのサンプリングレートコンバータコア（２０１）と、上記サンプリングレートコンバータコアにおけるサンプリングレート変換を制御可能なサンプリングレート変換制御部（２０２）とを設ける。 - 特許庁

Transfer gates 50 and 51 alternately transfer data transferred to the pair of data lines DBa and DBb to a data line pair RDB in each cycle of the clock CLK, and the data are amplified by a read amplifier 25 and outputted to an input-output buffer 27.例文帳に追加

データ線対ＤＢａ，ＤＢｂに転送されたデータはトランスファゲート５０，５１によってクロックＣＬＫの１周期ごとに交互にデータ線対ＲＤＢに転送され、リードアンプ２５によって増幅され入出力バッファ２７へ出力される。 - 特許庁

Whether or not the two input signals have the same level for a prescribed time or over is decided depending on the outputs from the differential input buffer and the delay circuit and a prescribed signal is set to the output when it is decided that the two input signals have the same level for a prescribed time on over.例文帳に追加

差動入力回路において、２つの入力信号のそれぞれを閾値電圧とを比較する差動入力バッファと、こそれ差動入力バッファの出力を遅延させる遅延回路とを設け、差動入力バッファ及び遅延回路の各出力から２つの入力信号が所定の時間以上互いに同一レベルの信号であるか否かを判断し、所定の時間以上同一レベルの信号であると判断すると出力を所定の信号とする。 - 特許庁

The system accesses one or more information service providers for providing respective information signals, input buffers 35, 36 for storing portions of the streaming information, a digital broadcast transmitter 31 for broadcasting the contents of the input buffers as transmission bursts, a digital broadcast receiver 41 for receiving the transmission bursts for storage in a receiver input buffer, and an application processor for converting the transmission bursts to an information transmission stream.例文帳に追加

システムは、それぞれの情報信号を供給する１つまたは複数のインフォメーション・サービス・プロバイダと、ストリーミング情報の一部分を記憶する入力バッファ（３５、３６）と、入力バッファの内容を送信バーストとしてブロードキャストするディジタル・ブロードキャスト送信器（３１）と、受信器入力バッファ内に記憶するために送信バーストを受信するディジタル・ブロードキャスト受信器（４１）と、送信バーストを情報送信ストリームに変換するアプリケーション・プロセッサと、にアクセスする。 - 特許庁

To provide an image input preservation device which is capable of reducing a capacity of a buffer memory wherein image data compressed by a compression means is temporarily stored before being preserved in a storage means like a hard disk, independently of the lowest compression rate of the compression means.例文帳に追加

圧縮手段で圧縮した画像データをハードディスク装置などの記憶手段に保存する前に一時記憶するバッファメモリの容量を、圧縮手段の最低圧縮率にかかわらずに削減することのできる画像入力保存装置を提供する。 - 特許庁

A resolution conversion circuit 105 outputs a pixel signal of one line of the output video with resolution different from that of the input video by using a pixel signal stored in the line buffer 101-k (k=1 to N) according to the horizontal synchronizing signal HSYNC_N of the output video.例文帳に追加

解像度変換回路１０５は、出力映像の水平同期信号ＨＳＹＮＣ＿Ｎに応じ、ラインバッファ１０１−ｋ（ｋ＝１〜Ｎ）に記憶された画素信号を用いて、入力映像と異なる解像度の出力映像の１ライン分の画素信号を出力する。 - 特許庁

A stream-disassembling circuit 24 outputs the AAU stream from an input buffer 22 to an expansion processing circuit 28 as it is, and outputs allocation information and scale factor selection information, which are included in the AAU stream, to an allocation arithmetic circuit 26.例文帳に追加

ストリーム分解回路２４は、入力バッファ２２からのＡＡＵストリームをそのまま伸長処理回路２８に出力すると共に、そのＡＡＵストリームに含まれるアロケーション情報及びスケールファクタ選択情報をアロケーション演算回路２６に供給する。 - 特許庁

To provide a flash memory element which is increased in data loading speed in a page buffer by selecting data input via an IO pad to make only a desired data bus active, and prevents a power loss by reducing current consumption by an excess current.例文帳に追加

ＩＯパッドを介して入力されるデータを選択してプログラムを希望するデータパスだけをアクティブさせて、ページバッファへのデータロード速度を改善し、過度電流により電流消費を低減して電力損失を防止できるフラッシュメモリ素子を提供すること。 - 特許庁

Then, using the output of the adding circuit 5, which is the adding signal of two detection means 3a and 3b, as a drive signal source of a driven shield, the driven shield 10 is connected between an output stage of the adding circuit 5 and input stages of buffer amplifiers 4a and 4b.例文帳に追加

そして、ドリブンシールドの駆動信号源として、２つの検出手段３ａ，３ｂの加算信号である加算回路５の出力を用い、加算回路５の出力段とバッファアンプ４ａ，４ｂの入力段との間にドリブンシールド１０が接続される。 - 特許庁

The delay lock circuit is composed of a clock unit delay line 1, an output clock unit driver 2, a delay mirror controller 3, a timing control unit 4, an encoder 5, an input clock unit buffer 64, and first, second and third multiplexers 61, 62, 63.例文帳に追加

ディレイロック回路は、クロック単位ディレイ線１と、出力クロック単位ドライバー２と、ディレイミラー制御器３と、タイミング制御ユニット４と、エンコーダ５と、入力クロック単位バッファー６４と、第１、第２及び第３多重化装置６１、６２、６３とから構成される。 - 特許庁

A mode set control circuit 56 controls an input/output buffer 54 in accordance with the control signal SE based on a trigger signal TR indicating finish of operation based on an operation command, and connects a mode set value control circuit 56 to any of registers 26, 28, 30.例文帳に追加

動作コマンドに基づく動作の終了を示すトリガ信号ＴＲに基づき、モード設定制御回路５６は制御信号ＳＥに応じて入出力バッファ５４を制御し、レジスタ２６，２８，３０のいずれかにモード設定値記憶部５８を接続する。 - 特許庁

A compressor 0102 that compresses data accumulated in a buffer memory 0101 into fixed-length coded data per the prescribed number of pixels (16×16) block, an image memory 0103 that accumulates coded data, and a control device 0100 that controls input and output of each device and timing of processing are provided.例文帳に追加

バッファメモリ0101に蓄積された画像データを所定画素数(16×16)のブロック毎に固定長の符号データに圧縮する圧縮装置0102、符号データを蓄積する画像メモリ0103、各装置の入出力や処理のタイミングを制御する制御装置0100を備える。 - 特許庁

The control of delay time of the digital delay circuit is realized by controlling an ON-resistance of the parallel connection body 12 in response to a drive capability of the input buffer, a capacity of the delay node 19 and a plurality of the control signals PL1-PL7.例文帳に追加

このデジタル遅延回路の遅延時間の制御は、入力バッファのドライブ能力と遅延ノード１９が持つ容量および複数の制御信号ＰＬ１〜ＰＬ７に応答して並列接続体１２のオン抵抗が制御されることにより実現されている。 - 特許庁

At this time, a character string matching a specific pattern including an English symbol, etc., registered in a character string pattern storage part 112 is retrieved from character strings before conversion in the input character string buffer 105 and stored as a replacement candidate in a candidate storage part 110.例文帳に追加

その際、入力文字列バッファ１０５内の変換前の文字列の中から文字列パターン記憶部１１２に登録された英記号等を含む特定のパターンと一致する文字列を検索し、これを置き換え候補として候補記憶部１１０に格納する。 - 特許庁

An error detection circuit 29 detects a transmission line fault by using a detection code received from an input terminal 23, and a result buffer circuit 31 gives N sets of detection results to a discrimination circuit 3 every time those received sequentially from the error detection circuit 29 are stored.例文帳に追加

誤り検出回路29は、入力端子23から入力した検出符号を用いて伝送路誤り検出を行ない、結果バッファ回路31は、誤り検出回路29から順次渡される検出結果がN個蓄積される毎に、それらの結果を判定回路33に渡す。 - 特許庁

A table builder receives packets from the input buffer and assigns a set of unique packet identifiers to the packets from each SPTS, reconfigures each program map table in the packets, and generates a program association table for a multiple program transport stream (MPTS).例文帳に追加

デーブルビルダーは、入力バッファからパケットを受信して各ＳＰＴＳのパケットに一組のユニークなパケット識別子を割り当て、前記パケット内の各番組マップテーブルを再構成し、そしてマルチプログラムトランスポートストリーム（ＭＰＴＳ）についての番組関連テーブルを作成する。 - 特許庁

When the 3-state buffer 41 turns the output 42 to the actuator drive circuit 21 to the high impedance state, a level fixing circuit 50 sets a voltage of an input terminal 21i for drive signals 33 of the actuator drive circuit 21 to a voltage for not driving an actuator 10.例文帳に追加

レベル固定回路５０は、３ステートバッファ４１がアクチュエータ駆動回路２１への出力４２をハイインピーダンス状態とした場合、アクチュエータ駆動回路２１の駆動信号３３用の入力端子２１ｉの電圧を、アクチュエータ１０が駆動しない電圧に設定する。 - 特許庁

Input voltage of external data is clamped by a clamp circuit 11 to be output voltage V1 and outputted as output voltage Vo to a signal output terminal VOUT through a buffer composed of serially connected two inverter circuits U1 and U2.例文帳に追加

外部データの入力電圧Ｖｉがクランプ回路１１でクランプされて出力電圧Ｖ１となり、直列に接続された２つのインバータ回路Ｕ１，Ｕ２からなるバッファを介して、出力電圧Ｖｏとして信号出力端子ＶＯＵＴへ出力される。 - 特許庁

A layout verification tool 8 verifies a layout resting on the basis of data stored in the library 6, a wiring layout data file 3, a viahole layout data file 4, and a mask layout pattern 7, the capacitance of an input circuit and the size of an output buffer are obtained and stored in a memory device 10.例文帳に追加

レイアウト検証ツール８は、ライブラリ６のデータ、配線の配置情報ファイル３、ビア・ホールの配置情報ファイル４及びマスクレイアウトパターン７からレイアウトを検証し、入力回路の容量、出力バッファのサイズ等を求めて記憶装置１０に記録する。 - 特許庁

Therefore, at the time of read-out/write-in operation of banks 400, 401 arranged at a position being far from a data input/output buffer 412, a waveform having steep tilt of pre-charge is obtained, not only high speed data processing operation can be secured, but data loss can be prevented.例文帳に追加

したがって、データ入出力バッファから遠く位置されたバンクの読み出し／書き込み動作の際、急なプリチャージ傾きを有する波形が得られて高速のデータ処理動作を確保することができるだけでなく、データ損失を防止することができる。 - 特許庁

In the control section 56, current detection signals Vs outputted from a current sensor such as a hole CT 70 mounted on the power supply 54 are supplied to the non-inverting input terminal of a signal amplifying operation amplifier through the intermediary of an impedance converting buffer amplifier 72.例文帳に追加

制御部５６において、電源部５４に取付されている電流センサたとえばホールＣＴ７０からの電流検出信号Ｖsは、インピーダンス変換用のバッファ・アンプ７２を介して信号増幅用の演算増幅器８２の非反転入力端子に供給される。 - 特許庁

Subsequently, since it is B slice when the B picture is intercoded, the changeover switch 116 is switched to (a) and input of the calculating section 112 is interrupted, and the table buffer section 115 is connected to a second table calculating section 117.例文帳に追加

次に、Ｂピクチャがインター符号化される場合、Ｂスライスであるので、テーブル算出切替えスイッチ１１６はイ側に切替えると、第１のテーブル算出部１１２への入力が中断され、テーブルバッファ部１１５が第２のテーブル算出部１１７に接続される。 - 特許庁

A power supply generating circuit 16 of an input output buffer includes: a transistor Pt 10 connected to a high level power supply VDE; a transistor Nt 13 connected to a low level power supply VSS; and a protection circuit 21 connected between both the transistors Pt 10, Nt 13.例文帳に追加

入出力バッファの電源作成回路１６は、高電位電源ＶＤＥに接続されたトランジスタＰｔ１０と、低電位電源ＶＳＳに接続されたトランジスタＮｔ１３と、両トランジスタＰｔ１０，Ｎｔ１３の間に接続された保護回路２１を備えている。 - 特許庁

When a rewriting instruction and data come from an input port 1, a block including a desired address is read from the flash ROM 4, written in a buffer RAM 2 via a CPU 3 for retraction and the block in the flash ROM 4 which is read now is deleted by a program.例文帳に追加

書き換え命令とデータが入力ポート１から来ると、プログラムは目的のアドレスを含むブロックをフラッシュＲＯＭ４から読み込み、ＣＰＵ３を介してバッファＲＡＭ２に退避のため書き込み、今、読み込んだフラッシュＲＯＭ４内のブロックを消去する。 - 特許庁

In the case that a desired data file is retrieved, the data file is reproduced from the video data before the input time point of the alarm recorded in a record medium, after it is stored to the video data buffer part 3 once, the data are extended to be supplied to a monitor not shown in the figure.例文帳に追加

所望のデータファイルを検索する場合には、このデータファイルは記録媒体に記録されたアラーム入力時点以前の映像データから再生され、一旦映像データバッファ部３に記憶された後、データ伸長されて図示しないモニタに供給される。 - 特許庁

When a color being displayed on a display unit 10 is rewritten following a rewrite event, a control unit 30 determines whether to rewrite the color using a normal rewrite waveform or to rewrite the color using a high speed rewrite waveform depending on whether input key data is stored in a key buffer 1.例文帳に追加

制御部３０は、書換イベントに従って、表示部１０に表示される色を書き換える際、キーバッファ１に入力キーデータが記憶されているか否かで、通常書換波形で色を書き換えるか、高速書換波形で色を書き換えるかを判断する。 - 特許庁

On the wiring boards 100 and 200, a selector 2 selecting signals to be inputted to the CLK input terminal 1a of the clock driver 1, a buffer circuit 3 constituting the control circuit of the selector 2, a delay element 4 and resistor components R1-R3 are loaded.例文帳に追加

配線基板１００、２００には、クロックドライバ１のＣＬＫ入力端子１ａに入力される信号を選択するセレクタ２と、セレクタ２の制御回路を構成するバッファ回路３、遅延素子４および抵抗部品Ｒ１〜Ｒ３が搭載されている。 - 特許庁

The data line driving circuit includes a buffer circuit (500) including inverters (501 to 503) having thin film transistors, which waveform-shape and output a transfer signal as a sampling control signal when the transfer signal is input from a shift register circuit (400), according to respective latch circuits.例文帳に追加

データ線駆動回路は、シフトレジスタ回路（４００）から転送信号が入力されると、波形整形してサンプリング制御信号として出力する薄膜トランジスタを有するインバータ（５０１〜５０３）を、各ラッチ回路に対応して夫々含むバッファ回路（５００）を備える。 - 特許庁

The first channel of a multi-channel parallel circuit 100, which is a parallel signal receiving circuit of one integrated circuit, is provided with an amplifier 111 for receiving an input signal, a buffer 112 for sending an output signal and an output level fixing circuit 113.例文帳に追加

一つの集積回路の並列信号受信回路である多チャンネル並列回路１００の第１チャンネルでは、入力信号を受ける増幅器１１１、出力信号を送出するバッファー１１２、および出力レベル固定回路１１３を備えている。 - 特許庁

To provide a plant data input/output device, which can sufficiently secure the reliability of a transmitting/receiving buffer memory with a simple configuration even without adding a redundant bit or the like for a parity check and further, does not increase the memory capacity for normality confirmation.例文帳に追加

パリティチェックのために冗長ビットなどを付加しなくても、簡単な構成でもって送受信バッファメモリの信頼性を十分に確保することができ、しかも、健全性確認のためのメモリ容量を増加させることがないプラント入出力装置を提供する。 - 特許庁

A predictive direction calculation part 102 reads data for the decided predictive coding unit from the input image buffer 100, and determines the predictive remaining for all the predictive coding directions to be decided according to the size of the decided predictive coding unit using the read data.例文帳に追加

予測方向演算部１０２は、決定した予測符号化単位分のデータを入力画像バッファ１００から読み出し、読み出したデータを用いて、決定した予測符号化単位のサイズに応じて決まる全ての予測符号化方向について予測残差を求める。 - 特許庁

The data transfer device holds single transfer data in the buffer 108 to a single transfer request from the image processor 2 and a burst transfer request from the image input/output device 3, and controls a selector 107 and a selector 109 so that burst transfer to the memory 4 is performed.例文帳に追加

画像処理装置２からのシングル転送要求と、画像入出力装置３からのバースト転送要求に対し、バッファ１０８にシングル転送データを保持するとともに、メモリ４へのバースト転送を行うようセレクタ１０７、セレクタ１０９を制御する。 - 特許庁

In quantization processing by error diffusion method, an error buffer is initialized by the same width as that of right and left blank pixels included in input raster data in order to prevent image quality at the upper end of the image from deteriorating due to the error from above through the partial blank.例文帳に追加

誤差拡散法による量子化処理において、部分的な空白を挟んだ上方からの誤差による画像上端の画質低下を防ぐために、入力ラスタデータに含まれる左右の空白ピクセルと同じ幅だけ上記誤差バッファを初期化する。 - 特許庁

In the semiconductor integrated circuit which is connected to a memory through the intermediary of a bus that is used by the other circuits in common, a switching device intercepting the propagation of signals is provided to buffer circuits BUFI and BUFO which are provided to each of input/output terminals T1 to Tn connected to the bus.例文帳に追加

他の回路と共通のバスを介してメモリに接続される半導体集積回路において、バスと接続される入出力端子Ｔ１〜Ｔｎごとに設けられたバッファ回路ＢＵＦＩ、ＢＵＦＯに、信号の伝搬を遮断するスイッチ素子を設ける。 - 特許庁

To provide a recording device in which verify-processing is performed without breaking an input buffer memory of a recording device, when a signal inputted continuously such as a video signal or a voice signal is recorded in a recording medium in a real time.例文帳に追加

本発明は映像または音声信号など連続的に入力される信号を記録媒体に実時間内に記録する際に、記録装置の入力バッファメモリが破綻を来すことなくベリファイ処理を行う記録装置を提供することを目的とする。 - 特許庁