「Input buffer」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

The coding apparatus comprises a coder 102 for coding input moving pictures, a transmission buffer 103 for storing coded data by the coder 102, and a controller 104 for monitoring the quantity of remaining coded data stored in the transmission buffer 103, waiting for the completion of the coding process of the coder 102 as required, and clearing specified regions of the coded data stored in the transmission buffer 103.例文帳に追加

入力動画を符号化する符号化部１０２、符号化部１０２により符号化された符号化データを蓄積する送信バッファ部１０３、送信バッファ部１０３に蓄積されている符号化データの残量を監視し、必要に応じて符号化部１０２の符号化処理の完了を待ち、送信バッファ部１０３に蓄積されている符号化データの所定領域をクリア処理する制御部１０４を具備する。 - 特許庁

The method for controlling the display of the mobile communication terminal includes a step for allocating a screen output buffer to an internal memory, a step for structuring screen data in the screen output buffer when screen information is input from an external, and a step for directly reading the screen data from the screen output buffer and outputting it to the display device by a control part.例文帳に追加

移動通信端末機のディスプレイ制御方法は、内部メモリに画面出力バッファーを割り当てる段階と、外部から画面情報が入力されると、画面出力バッファーに画面データを構成する段階と、該構成された画面データの出力が要求されると、制御部が直接前記画面出力バッファーから画面データを読み出してディスプレイ装置に出力する段階と、を含んで行われる。 - 特許庁

The memory card device is provided with a flash memory for storing data, a buffer memory for receiving data to be stored in the flash memory from the outside, temporarily holding the data and outputting the data, and a first selector for selecting either the data output from the buffer memory or data input without going through the buffer memory to be stored in the flash memory and outputting the selected data to the flash memory.例文帳に追加

メモリカード装置であって、データを格納するフラッシュメモリと、前記フラッシュメモリに格納されるべきデータを外部から受け取り、一時的に保持して出力するバッファメモリと、前記バッファメモリから出力されたデータ、又は、前記バッファメモリを経由せずに入力された前記フラッシュメモリに格納されるべきデータのいずれか一方を選択し、前記フラッシュメモリに出力する第１のセレクタとを備える。 - 特許庁

Further, the speech switching device comprises a sound switching unit (32), which selects one of the first sound signal from the first input buffer unit (16) and the second sound signal from the second input buffer unit (20) and switches the first sound signal to the second sound signal, and one sound decoder (36) which decodes the sound signal from the sound switching unit (32).例文帳に追加

音声切換装置は、更に、前記第１の入力バッファ部（１６）からの第１の音声信号及び第２の入力バッファ部（２０）からの第２の音声信号のうち１つの音声信号を選択するとともに、第１の音声信号から第２の音声信号への切換を行う音声切換部（３２）と、前記音声切換部（３２）からの音声信号を復号する１つの音声デコーダ部（３６）と、を含む。 - 特許庁

Storage of data packets transmitted from user terminals 11 to 14 and arrived at via a relay transmission line and an input line to an input line or output line buffer memory 4 or 5 in a node 3 of a network 2 is controlled depending on the occupancy rate set by the contract and the data packets stored in the output line buffer memory 5 are transmitted to an output line by the round robin method.例文帳に追加

ユーザ端末１１〜１４から送信され、中継伝送路から入力回線を介して到着するデータパケットのネットワーク２のノード３における入力回線用、または出力回線用バッファメモリ４，５への格納を、前記契約により設定された占有率により制御し、出力回線用バッファメモリ５に格納されたデータパケットをラウンドロビン方式により出力回線に送出する。 - 特許庁

When the processing is not executed yet, a step for preparing reference information to input values and output values on a task queue; a step for assigning storage regions to the output values to an output address buffer and an output index buffer; and a step for preparing the reference information to the input values and the output values on the task queue and showing the completion of the processing at the shader stage are executed.例文帳に追加

処理がまだ実行されていない場合には，入力値，及び出力値への参照情報を前記タスクキュー上に作成する工程と，出力値への記憶領域を前記出力アドレスバッファ，及び出力インデックスバッファに割り当てる工程と，入力値，及び出力値への参照情報をタスクキュー上に作成してシェーダステージにおける処理が完了したことを示す工程とを実行する。 - 特許庁

An image processor 12 of an image printer inputs data transmitted from an image fetching device 1 to a network through an input I/F 11, separates them into image data and the other data containing profile data and network address and respectively stores the image data in an image buffer 12b and the other data in a profile buffer 12a.例文帳に追加

画像印刷装置１０の画像処理装置１２は、画像取込装置１からネットワークに送信されたデータを入力Ｉ／Ｆ１１を介して入力し、それを画像データとプロファイルデータ，ネットワークアドレスを含む他のデータとに分離し、そのうち画像データを画像バッファ１２ｂに、他のデータをプロファイルバッファ１２ａにそれぞれ記憶する。 - 特許庁

The AV clips are generated by use of a multiplexer which has a buffer state retaining means and a buffer control means which input AV clip connection information indicating the relationship between the blocks, so that when a part of the AV clips is updated, the reproduction of the AV clips can be minimized to update the AV clips.例文帳に追加

そして、ブロック間の関係を示したＡＶクリップ接続情報を入力とし、バッファ状態保持手段と、バッファ管理手段を持つマルチプレクサを用いてＡＶクリップの作成を行うことで、ＡＶクリップの一部更新などの際に、ＡＶクリップの再度の作成を最小限にしてＡＶクリップの更新を行うことができる。 - 特許庁

There are provided at least one buffer independent of functions of the memory macro, an external terminal for buffering independent of an external terminal for using the functions of the memory macro, and wiring for buffering independent of wiring comprising the functions of the memory macro for connecting input and output terminals of the buffer and the external terminal for buffering.例文帳に追加

メモリマクロの機能とは独立した少なくとも１つのバッファと、メモリマクロの機能を使用するための外部端子とは独立したバッファ用の外部端子と、バッファの入力端子および出力端子とバッファ用の外部端子とを接続する、メモリマクロの機能を構成する配線とは独立したバッファ用の配線とを備える。 - 特許庁

This semiconductor integrated circuit includes a signal output end, an output buffer whose output is connected to the signal output end, a pattern generator coupled to an input of the output buffer, a fuse whose one end is connected to the signal output end, and a pattern detector coupled to the other end of the fuse.例文帳に追加

半導体集積回路は、信号出力端と、信号出力端に出力が接続される出力バッファと、出力バッファの入力に結合されるパターン発生器と、信号出力端に一端が接続されるフューズと、フューズの他端に結合されるパターン検出器を含むことを特徴とする。 - 特許庁

A packet processing section comprises a buffer memory consisting of a plurality (n) of SDRAMs accessible in parallel, a serial/parallel converter receiving input packets in series and delivering them in parallel, and a parallel/serial converter for storing a plurality of parallel signals read out from the buffer memory and generating an output packet.例文帳に追加

パケット処理部は，並列にアクセス可能な複数（ｎ）個のＳＤＲＡＭで構成するバッファメモリを備え，入力パケットが直列に入力して並列に出力する直並列変換器と，バッファメモリから読み出された複数個の並列信号を格納して直列に出力パケットを発生する並直列変換器とを設ける。 - 特許庁

The test circuit TC includes a transmission buffer TXB for test to accumulate transmission data signals from a test input terminal TPI at a frequency CF2 lower than at the frequency CF1, and a reception buffer RXB for test to output the reception data signals to a test output terminal TPO at the frequency CF3 lower than at the frequency CF1.例文帳に追加

テスト回路ＴＣは、テスト入力端子ＴＰＩからの送信データ信号をＣＦ１よりも遅い周波数ＣＦ２で蓄積するテスト用送信バッファＴＸＢと、受信データ信号をＣＦ１よりも遅い周波数ＣＦ３でテスト出力端子ＴＰＯに出力するテスト用受信バッファＲＸＢを含む。 - 特許庁

The reproducing device 20 has a memory 4, capable of holding specified buffer capacity for the signal input from outside having a normal speed, a read part 5 which reads data out of the memory 4, and a control part 9 which sets the buffer capacity of the memory, according to the readout speed at which the read part 5 reads the data out of the memory 4.例文帳に追加

再生装置２０は、外部から１倍速で入力される信号を所定バッファ容量を保持可能なメモリ４と、メモリ４からデータを読み出す読出し部５と、読出し部５がメモリ４からデータを読出す再生速度に応じてメモリのバッファ容量を設定する制御部９と、を備える。 - 特許庁

A schedule control portion 106 decides an advance read schedule (advance read quantity, advance read time interval) of a media data to be next reproduced, based on a receiving buffer reduction rate input from a receiving buffer observation processing portion 107, and outputs a data acquisition requiring command to a data requirement processing portion 102 according to the advance read schedule.例文帳に追加

スケジュール制御部１０６は、受信バッファ観測処理部１０７から入力された受信バッファ減少速度に基づいて、次に再生するメディアデータの先読みスケジュール（先読み量、先読み時間間隔）を決定し、この先読みスケジュールに従ってデータ取得要求コマンドをデータ要求処理部１０２に出力する。 - 特許庁

A blocking brightness extension processing module 20 performs a blocking brightness extension process on each pixel of an image which is either a 360-degree all-round input image (Pa) of an elliptical surface stored in an image buffer memory 13 or a clipped image (object image) stored in an object image buffer memory 19 and is output for display.例文帳に追加

ブロッキング輝度伸張処理部２０は、画像バッファメモリ１３に記憶された楕円面の３６０°全周入力画像（Ｐａ）とオブジェクト画像バッファメモリ１９に記憶された切り出し画像（オブジェクト画像）を処理対象に、表示出力する画像に対して画素単位のブロッキング輝度伸張処理を実施する。 - 特許庁

This character string output system includes an input-output processor 13 performing the reading of picture data from a frame buffer 11 to a buffer memory 14 and performing the writing back of the data from the memory 14 to the memory 11 and a control processor 15 performing the overwriting of a character pattern and performs processings to one character in the order of a reading, an overwriting and a writing back.例文帳に追加

本文字列出力システムは、画像データの、フレームバッファ１１からバッファメモリ１４への読み込み、バッファメモリ１４からフレームバッファ１１への書き戻しを行なう入出力プロセッサ１３と、文字パターンの上書きを行なう制御プロセッサ１５とを含み、１つの文字に、読み込み、上書き、書き戻しの順に処理を施す。 - 特許庁

In the storage device, a buffer, where the procedure of a buffer tree is stored to be input to a plurality of boundary scans, is inserted into a signal path between a switching signal (Mode signal) to an output (gate) of each cell and a clock signal (UpdateDR signal) for a final data keeping means (flip-flop) of each cell.例文帳に追加

記憶装置には、さらに、バッファツリー生成の手順が記憶され、複数のバウンダリスキャンセルに入力される、各セルの出力（ゲート）切り替え信号（Ｍｏｄｅ信号）と、各セルの最終データ保持手段（フリップフロップ）のクロック信号（ＵｐｄａｔｅＤＲ信号）の信号経路に、バッファを挿入する。 - 特許庁

A coding section 12 codes each image region unit of a bit stream received by a stream input section 11 according to the control of a coding control section 16, stores picture data being a coding result to a first buffer 13, and stores a code amount and attached information by each image region unit to a second buffer 14 as the user data.例文帳に追加

符号化部１２は，符号化制御部１６の制御に従って，ストリーム入力部１１に入力されたビットストリームの各画像領域単位を符号化し，符号化結果のピクチャデータを第１バッファ１３に格納し，画像領域単位毎の符号量および付加的情報をユーザデータとして第２バッファ１４に格納する。 - 特許庁

The time sharing processor stores temporarily input data in a buffer memory 12, controls to read out by a read-out controller 13, generates beforehand a predetermined pattern in a pattern generating unit 16, and controls processing start timing for each buffer memory 12 by a cell processing unit 15 in response to a pattern generated by a timing controlling unit 17.例文帳に追加

バッファメモリ１２に入力データを一時的に格納し、読出制御部１３にてその読出制御を行い、パターン生成部１６にて予め所定パターンを生成しておき、タイミング制御部１７にて生成したパターンに応じてセル化処理部１５によるバッファメモリ１２毎の処理開始タイミングを制御する。 - 特許庁

When the bank with data written thereon comes into a memory full state in the buffer 2 or there is no data input till a predetermined time passes after the data is written in this bank, a buffer control part 3 makes readable a writing bank and also makes a next bank for use in writing.例文帳に追加

バッファ２内でデータが書き込まれているバンクがメモリフルの状態になったとき、又は、このバンクにデータが書き込まれてから所定時間が経過するまでにデータの入力がないとき、バッファ制御部３が、この書き込み用のバンクを読み出し可能とするとともに、次のバンクを書き込み用のバンクとする。 - 特許庁

The reproducing apparatus is provided with two decoders, each of which respectively generates a target pattern corresponding to a target reproduction frame, compares a present buffer state with the target pattern, extracts a picture needing new decoding to start its input, extracts unnecessary frames, and writes a newly decoded frame to an area of the unnecessary frames in a buffer.例文帳に追加

２個のデコーダを設け、それぞれ、目標再生フレームに対応する目標パターンを作成し、現在のバッファ状態と目標パターンとを比較し、新規にデコードが必要なピクチャを抽出して入力を開始すると共に、不要なフレームを抽出し、新たにデコードされたフレームをバッファの不要フレームの領域に書き込む。 - 特許庁

Each of input/output buffer cells 2 and 3 which are arranged around the chip of the semiconductor integrated circuit is provided with power supply pads 6 and 7 that receive at least either of first power supply voltage Vcc and second power supply voltage Vss to be supplied to an output buffer circuit 4, from the outside of the chip.例文帳に追加

半導体集積回路のチップ周辺部に複数配置する入出力バッファセル２，３の夫々が、出力バッファ回路４に供給すべき第１電源電圧Ｖｃｃと第２電源電圧Ｖｓｓの少なくとも何れか一方の電源電圧をチップ外部から受け取るための電源パッド６，７を備える。 - 特許庁

The output buffer 3 has a selector 20 on the front stage, and has the variable resistance part 12 in its on resistor, the inversion circuit 22 can select a signal to be input in an output buffer 6 by selector logic, inverts a data signal, and adjusts the pre-emphasis amount of a tap by a select signal of the selector logic.例文帳に追加

出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 - 特許庁

A secondary Sallen-key filter circuit includes a first RC filter that has the resistor R1a, to which input voltage Vin is inputted and the capacitor C1a; a second RC filter that inclcudes the buffer amplifier Buff1, the resistor R2, and the capacitor C2; and the buffer amplifier Buff 2, and outputs the output voltage Vout.例文帳に追加

入力電圧Ｖｉｎが入力される抵抗Ｒ１ａとコンデンサＣ１ａからなる第１のＲＣフィルタ、バッファアンプＢｕｆｆ１、抵抗Ｒ２とコンデンサＣ２からなる第２のＲＣフィルタ、及びバッファアンプＢｕｆｆ２から２次のサレンキー型フィルタ回路が構成され、出力電圧Ｖｏｕｔが出力される。 - 特許庁

Each time storage of a one-frame portion of image data is terminated in taking input images into a frame buffer in each projector, a blending function of a graphics accelerator is set to "multiplication", and inputted image data are multiplied by image data for luminance adjustment by each pixel, and the frame buffer is updated with values resulting from multiplication.例文帳に追加

各プロジェクタにて入力映像をフレームバッファに取り込む際に、１フレーム分画像データ格納を終了する度に、グラフィックス・アクセラレータのブレンディング関数を「乗算」に設定して、入力する画像データに輝度調整用画像データを１ピクセル毎に乗算してその値でフレームバッファを更新する。 - 特許庁

A buffer control circuit 31 has a logic circuit for stopping the operation of the differential input buffer 43 with an H-level signal SUSP, while the USB controller 16 sends L-level signals DPOEZ and DMOEZ enabling data output to the output buffers 41A and 41B, when receiving the signals.例文帳に追加

バッファ制御回路３１は、ＵＳＢコントローラ１６から出力バッファ４１Ａ，４１Ｂにデータの出力を有効にするＬレベルの信号ＤＰＯＥＺ，ＤＭＯＥＺが送られている間、当該信号を受けて、Ｈレベルの信号ＳＵＳＰにより差動入力バッファ４３の動作を停止させる論理回路を有する。 - 特許庁

In constitution in which an output from a three-state buffer is input to the secondary side of the pulse transformer through the filter with a capacitor and a transmission signal is extracted from the primary side of the pulse transformer, a diode is inserted between the filter and the pulse transformer, and the output from the three-state buffer is brought to high impedance in the case of non-transmission.例文帳に追加

スリーステートバッファの出力をコンデンサを有するフィルタを通してパルストランスの２次側に入力して、その１次側から送信信号を取り出す構成であって、フィルタとパルストランスの間にダイオードを挿入し、送信しないときにスリーステートバッファの出力をハイインピーダンスにするようにした。 - 特許庁

After multicast packets arriving at input buffer parts 1-1 to 1-n are switched to target output ports 101-1 to 101-n as unicast packets which has one of a plurality of branched parts as a destination, they are loopback- transferred to repeater buffer parts 5-1 to 5-n by splitter parts 6-1 to 6-n.例文帳に追加

入力バッファ部１−１〜１−ｎに到着したマルチキャストパケットは、複数の分岐先のうちの一つを宛先とするユニキャストパケットとして目的の出力ポート１０１−１〜１０１−ｎにスイッチングされた後、スプリッタ部６−１〜６−ｎによって中継バッファ部５−１〜５−ｎにループバック転送される。 - 特許庁

An I/O cell 14 includes a pad 2, an output buffer and input buffer connected to the pad 2, a power supply wiring 3 formed by using the same wiring layer as that of the pad 2, and a clamp diode (an anode region 29 and a cathode region 31) being the protection element connected between the pad 2 and the power supply wiring 3.例文帳に追加

Ｉ／Ｏセル１４は、パッド２と、それに接続する出力バッファおよび入力バッファ、およびパッド２と同じ配線層を用いて形成された電源配線３と、パッド２と電源配線３との間に接続する保護素子であるクランプダイオード（アノード領域２９およびカソード領域３１）とを備える。 - 特許庁

In each channel, the input signal is terminated in a terminating circuit 108 while it is simultaneously fed to a digital path (a comparator 104, a Schmitt trigger 110, a delay selection circuit 112, and a digital output driver 114) and to an analog path (an analog buffer 106, a switch 116, a bus 120, and an analog output buffer 130).例文帳に追加

各チャネルで、入力信号は、終端回路１０８で終端されると共に、デジタル経路（比較器１０４、シュミット・トリガ１１０、遅延選択回路１１２及びデジタル出力ドライバ１１４）及びアナログ経路（アナログ・バッファ１０６、スイッチ１１６、バス１２０、アナログ出力バッファ１３０）に同時に供給される。 - 特許庁

Since an ON-OFF control signal is in a low state at this time, a low signal is sent out to a gate terminal G of a latch circuit 15 from a control part 14 via a buffer 17, therefore, the test signal sent out to the input terminal D via a buffer 9 is sent out to the control part 14 from an output terminal Q.例文帳に追加

このとき、ＯＮ／ＯＦＦ制御信号がＬｏｗの状態であるので、ラッチ回路１５のゲート端子ＧにＬｏｗの信号がバッファ１７を介して制御部１４より送出されるため、バッファ９を介して入力端子Ｄに送出されるテスト信号が出力端子Ｑより制御部１４に送出される。 - 特許庁

History capacitors 153 and 155 are connected to the front stage of a switched capacitor filter 160 for every system, buffer capacitors 173 and 175 are connected to the rear stage of the switched capacitor filter 160, and the history capacitors and the buffer capacitors connected to a rotation capacitor of the switched capacitor filter 160 are switched for every input time-division system.例文帳に追加

スイッチトキャパシタフィルタ１６０の前段に系統毎にヒストリキャパシタ１５３，１５５を接続し、スイッチトキャパシタフィルタ１６０の後段に系統毎にバッファキャパシタ１７３，１７５を接続し、スイッチトキャパシタフィルタ１６０のローテーションキャパシタと接続するヒストリキャパシタ及びバッファキャパシタを入力している時分割系統毎に切り替える。 - 特許庁

A driving circuit of MOSFETs of a MOS rectification device driven electric motor is constituted of a rectifier input/output voltage taking-in part, an on-off decision circuit part, an on-off determination logical circuit part, an output buffer part, a diagnostic part, and so on.例文帳に追加

ＭＯＳ整流型電動機のＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁

For individual unit of the Y decoder means K in each of the middle memory column units MM, a plurality of buffer means e, which are connected with input and output terminals DOia and DIia, are connected through an opening and closing means D.例文帳に追加

それぞれの中メモリコラム単位ＭＭの個々のＹデコーダ手段Ｋの単位に対して、入出力端子ＤＯｉａ、ＤＩｉａが接続される複数のバッファ手段ｅが開閉手段Ｄを介して接続される。 - 特許庁

To prevent data from being discontinuously recorded in a recording medium due to overwrite in a buffer memory during recording of an optical disk having two or more recording layers, and to prevent deterioration of an input signal due to excessive compression.例文帳に追加

２層以上の記録層を持つ光ディスクへの記録時に、バッファメモリ内の記録データが上書きされ、記録媒体への記録が不連続になるのを防止し、かつ過度の圧縮による入力信号の劣化を防ぐ。 - 特許庁

A blank frame judger 132 fitted with a check character activates a hit signal S3 in case that it judges that inner image data S1 outputted from an input buffer memory 131 are in blank frames fitted with check characters.例文帳に追加

チェックキャラクタ付きブランクフレーム判定部１３２は、入力バッファメモリ１３１から出力された内部画像データＳ１がチェックキャラクタ付きブランクフレームであると判定した場合は、ヒット信号Ｓ３を活性化する。 - 特許庁

In an image processing means 20, a command interpretation means 202 interprets a printer command stored in an input buffer 201 to output color information ci and object type information ob to a drawing color decision means 209.例文帳に追加

画像処理手段２０において、入力バッファ２０１に蓄積されたプリンタコマンドをコマンド解釈手段２０２で解釈し、色情報ｃｉ及びオブジェクト種情報ｏｂを描画色決定手段２０９に出力する。 - 特許庁

Comparative output of the voltage comparator circuit 16A is fed back to the signal source 15A so that the DC potential VRX of the output end of the signal source 15A is equal to the DC potential Vs of the input end of the buffer amplifier.例文帳に追加

この電圧比較回路１６Ａの比較出力を、信号源１５Ａの出力端の直流電位ＶRXと、バッファアンプの入力端の直流電位ＶSとが等しくなるように、信号源１５Ａにフィードバックする。 - 特許庁

The supply of an intermediate-potential signal outputted to an outside output terminal 101 via an output drive section 12 to the input section 21 is inhibited by setting the other buffer gate 24 in a non-conducted state.例文帳に追加

他方のバッファゲート２４を非導通状態にすることで、出力ドライブ部１２を介して外部出力端子１０１に出力された中間電位の信号が入力部２１へ供給されるのを阻止する。 - 特許庁

This signal processing device comprises a maximum value selecting circuit 3, a buffer circuit 4, a switched capacitor filter circuit 5, a variable gain amplifying circuit 6, a peak hold circuit 7, a knock determination part 8, a control part 9, and input terminals 10 and 11.例文帳に追加

最大値選択回路３と、バッファ回路４と、スイッチトキャパシタフィルタ回路５と、可変利得増幅回路６と、ピークホールド回路７と、ノック判定部８と、制御部９と、入力端子１０及び１１と、から構成される。 - 特許庁

To perform positive feedback through the buffer, it is possible to cause a maximum input voltage to have flexibility by a voltage to be applied to the control terminal of the driver, without being influenced by the capacitive component of an oscillating transistor.例文帳に追加

バッファを介して正帰還をかけるために、発振用のトランジスタの容量成分の影響を受けず、また、ドライバの制御端子に印加する電圧によって最大入力電圧に自由度を持たせることができる。 - 特許庁

To suppress a noise caused by a collision between a buffer member and a stopper member when a large load is input from a shock absorber without lowering an interruption effect on the vibration in a specified frequency range from the shock absorber.例文帳に追加

ショックアブソーバからの所定の周波数域の振動に対する遮断効果を低下させることなく、ショックアブソーバから大荷重が入力した際の緩衝部材とストッパ部材との衝突音を抑止する。 - 特許庁

When the CRC data contain the errors by the influence of noise or the like, a data transfer control part 9 outputs a control signal to an I/O buffer switching part 8 to switch I/O buffers 12 and 13 to a Schmidt input.例文帳に追加

ノイズなどの影響によりＣＲＣデータに誤りがある場合、データ転送制御部９がＩ／Ｏバッファ切り替え部８に制御信号を出力し、Ｉ／Ｏバッファ１２，１３をシュミット入力に切り換える。 - 特許庁

An output from the input buffer 18 is extracted and inputted to a pseudo noise signal generation circuit 17, and a signal output generated by the pseudo noise signal generation circuit is inputted to the main amplification part 13 in a negative phase.例文帳に追加

入力バッファ１８からの出力を取出して擬似ノイズ信号発生回路１７に入力し、この擬似ノイズ信号発生回路で生成された信号出力を主増幅部分１３に逆相で入力する。 - 特許庁

When this voiceless data is read out from the input buffer 202 and filter-processing is performed, mute effect by which voice data is gradually attenuated to a voiceless state is given to the processed voice data by a response property of a filter.例文帳に追加

この無音データが入力バッファ２０２から読み出されてフィルタ処理されると、フィルタの応答特性によって、その処理結果の音声データには、徐々に無音状態へ減衰するミュート効果が与えられる。 - 特許庁