「Input buffer」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

By having a dummy cell array 201 arranged in a memory cell array 101, and an intermediate buffer 300 arranged between the dummy cell array and the input-output circuits 400, control signal of the input-output circuit 400 can be operated at a high speed and at a high frequency in the memory of a large bit width, while the effect of increasing area to the absolute minimum is suppressed.例文帳に追加

ダミーセルアレイ２０１をメモリセルアレイ１０１内に配置し、中間バッファ３００を入出力回路４００の間に配置することにより、ビット幅の大きなメモリにおいても面積増大効果を最小限に抑えつつ、入出力回路４００の制御信号を高速かつ高周波で動作させることを可能にする。 - 特許庁

The controller 400 includes a controller-side input/output circuit IOX connected to the first signal line SG1 of the bus BSG, a controller-side driving ability setting register RA for setting the driving ability of controller-side output buffer OBX of the controller-side input/output circuit IOX, and a control part 410.例文帳に追加

制御装置４００は、バスＢＳＧの第１の信号線ＳＧ１に接続される制御装置側入出力回路ＩＯＸと、制御装置側入出力回路ＩＯＸの制御装置側出力バッファーＯＢＸの駆動能力を設定するための制御装置側駆動能力設定レジスターＲＡと、制御部４１０とを含む。 - 特許庁

The data output buffer 41 is controlled by an output permission signal ZOE' generated from a discrimination signal JDO and the like, when the data of four bits are coincident mutually, the data DO from the selector 34 is given to a data input/output terminal T0, when they are not coincident, the data input/output terminal TO is made to be a high impedance state.例文帳に追加

データ出力バッファ４１は、判定信号ＪＤＯなどから生成される出力許可信号ＺＯＥ′によって制御され、上記４ビットのデータが互いに一致している場合はセレクタ３４からのデータＤＯをデータ入出力端子Ｔ０に与え、一致していない場合はデータ入出力端子Ｔ０をハイインピーダンス状態にする。 - 特許庁

An output buffer circuit includes an output section 1 with variable driving power, a filter section 2 identifies a frequency component contained in an input signal to be input to the output section 1, and a driving power control section 3 dynamically varies the driving power of the output section 1 in accordance with a band of the frequency component identified by the filter section 2.例文帳に追加

出力バッファ回路は、駆動力が可変である出力部１を備え、フィルタ部２が、出力部１へ入力される入力信号に含まれる周波数成分を識別し、駆動力制御部３が、フィルタ部２により識別された周波数成分の帯域に応じて、出力部１の駆動力を動的に変化させる。 - 特許庁

This phase correcting circuit equalizes the phase of a first signal passed through up to a buffer circuit 14 from an antenna 11 as a first signal path and the phase of a second signal passed through an antenna 21 as a second signal path and an input circuit 22 at input terminals RF and Lo of a mixer 15, namely, maximizes a voltage at an output terminal 17.例文帳に追加

本発明の位相補正回路は、第１の信号経路であるアンテナ１１からバッファ回路１４までを経由した第１の信号の位相と、第２の信号経路であるアンテナ２１、入力回路２２を経由した第２の信号の位相とをミキサ１５の入力端ＲＦ，Ｌｏにおいて一致、即ち、出力端１７の電圧を最大にする。 - 特許庁

Each time measurement results (distances and signal intensities) in the respective directions are input, as radar videos, into an input buffer 1, a coordinate calculation part 4 reads out, from the memory 2, the coordinates of the starting point and endpoint of each of the line segments corresponding to respective directions to calculate a coordinate disposition expressing line segments together connecting the coordinates of the read-out line segments.例文帳に追加

レーダビデオとして各方位それぞれの測定結果（距離及び信号強度）が入力バッファ１に入力される毎に、座標計算部４は各方位に対応する線分の始点及び終点座標を始点終点メモリ２から読み出し、読み出された始点及び終点座標を結ぶ線分を表す座標配列を計算する。 - 特許庁

In the image processing apparatus, a luminance expansion processing unit 22 acquires an object image of an area of interest from a held input image each time the input image of each frame that a camera 11 picks up is held in an image buffer 21 through a capture unit 12, calculates average luminance of the object whole image of the area of interest, and calculates a power parameter from the average luminance.例文帳に追加

輝度伸張処理部２２は、カメラ１１が撮像したフレーム単位の入力画像がキャプチャ部１２を介して画像バッファ２１に保持される毎に、保持した入力画像から、注目エリアの対象画像を取得し、注目エリアの対象画像について当該画像全体の平均輝度を算出し、平均輝度から累乗パラメータを算出する。 - 特許庁

A delay adjusting cell for adjusting the delay time of signals in a semiconductor integrated circuit using a buffer comprises an input stage A for shaping input signals, a delay adjuster D for delaying the shaped signals utilizing the crosstalk delay, and an output stage E for shaping output signals from the delay adjuster D.例文帳に追加

半導体集積回路における信号の遅延時間をバッファにより調整する遅延調整セルであって、入力される信号を整形する入力段Ａと、整形した信号を、クロストーク遅延を利用して遅延させる遅延調整部Ｄと、遅延調整部Ｄから出力された信号を整形する出力段Ｅと、を備える。 - 特許庁

When a correcting operation detecting part 5 detects the input of a correct key having a correcting function such as deletion or a back space, the key input just after that is compared with contents in the key buffer 4, it is discriminated which a key is to be actually pressed by the user and the discriminated result is preserved in a register 7 for learning data by a learning part 6.例文帳に追加

削除やバックスペース等の修正機能を有する修正キーの入力を修正操作検出部５で検出したとき、その直後のキー入力とキーバッファ４の内容とを比較して、ユーザが実際にはどのキーを押そうとしたのかを判別し、判別の結果を学習部６により学習データ用レジスタ７に保存する。 - 特許庁

The respective average rates of plural synchronous/variable length/variable transmission rate data I1-In are measured in rate measurement parts 1-1-1-n, respective measured average rates and respective transmission rate declared values R1-Rn are compared, and the storage of the data whose measured average rate exceeds the transmission rate declared value to an input buffer is controlled by an input control switch.例文帳に追加

複数の非同期・可変長・可変伝送レートデータＩ１〜Ｉｎの各々の平均レートをレート計測部１−１〜１−ｎで計測し、計測された平均レートの各々と伝送レート申告値Ｒ１〜Ｒｎの各々とを比較し、計測された平均レートが伝送レート申告値より越えたデータが入力バッファに蓄積するのを入力規制スイッチで規制する。 - 特許庁

An input inverting buffer circuit 12 and a clock half period delay circuit 13 that delay each input signal such as the start pulse signal SP, the video data signals R, G, B and the clock signal CK propagated through the LSI chips 1,..., by a half period of the clock signal CK and provide the output of them are provided to each source driver LSI chip 1.例文帳に追加

ソースドライバＬＳＩチップ１…に縦続して伝搬されるスタートパルス信号ＳＰ、映像データ信号Ｒ・Ｇ・Ｂ、クロック信号ＣＫを、これら各入力信号に対してクロック信号ＣＫの半周期分を遅延させて出力させる入力反転バッファ回路１２及びクロック半周期遅延回路１３が各ソースドライバＬＳＩチップ１…に設けられている。 - 特許庁

A line comparison part 103 inputs line data in the order of a block under consideration, and compares the line under consideration with the previously input line, and stores a flag showing matching/mismatching in a buffer memory 108 as identification information, and outputs it to an integration part 104.例文帳に追加

ライン比較部１０３は、着目ブロックから順にラインデータを入力し、着目ラインと直前に入力したラインとを比較し、一致、不一致を示すフラグを識別情報としてバッファメモリ１０８に格納し、統合部１０４に出力する。 - 特許庁

A round-down processing technique acts so that a round-down part can be converted into the target character coding without being influenced by a succeeding character in a source character string, by rounding down a part of the source character string placed in an input buffer.例文帳に追加

切り捨て処理手法は入力バッファに置かれているソース文字列の一部を切り捨てて、切り捨てられた部分が、ソース文字列の中の後続文字に影響されることなくターゲット文字コード化に変換されることを可能にするように作用する。 - 特許庁

A PCR correcting means 17 rewrites a PCR by using the input time and an output time stored in the buffer memory 11 when the PCR is included in the packet whose output order is decided by the means 16.例文帳に追加

ＰＣＲ補正手段１７は、出力順決定手段１６により出力順を決定されたパケットにＰＣＲが含まれる場合、バッファメモリ１１に格納されている入力時刻及び出力時刻を用いてＰＣＲの書き換えを行う。 - 特許庁

A FUSEDATA signal indicating data held by a data node N21 of one side of a column separation data holding circuit 19 and a column address pre-decode signal generated by an address counter in the inside of an address buffer 8 are input to a decoder circuit DEC1.例文帳に追加

カラム切り離しデータ保持回路１９の一方のデータノードＮ２１が保持するデータを示すＦＵＳＥＤＡＴＡ信号、及びアドレスバッファ８内部のアドレスカウンタが生成するカラムアドレスプリデコード信号をデコーダ回路ＤＥＣ１に入力する。 - 特許庁

An OR circuit OR to which a scan mode signal SCAN and output data of a logic circuit LGC are input is provided, and the output Buffer BUFA is controlled in such a way as to be set at an output inhibition state according to output data of the OR circuit OR.例文帳に追加

スキャンモード信号ＳＣＡＮ及び論理回路ＬＧＣの出力データが入力されたオア回路ＯＲを備え、このオア回路ＯＲの出力データに応じて出力バッファＢＵＦＡが出力禁止状態となるように制御されている。 - 特許庁

Thus, a reproduction control section 3 inserts a null packet to the TS stream to reproduce the arrival time of the packet and the packets are distributed and given to the reproduction device 5, then overflow of the input buffer of the reproduction device 5 can be prevented.例文帳に追加

したがって、再生制御部３においてヌルパケットを挿入して、パケットの到着時刻を再現できるとともに、パケットを分散して入力することができるので、再生装置５の入力バッファが溢れることを防止することが可能となる。 - 特許庁

When the control operation is tested for the No.1 elevator to be tested, e.g. the commercial power supply contact for the No.2 elevator is short-circuited by the short-circuit means 32a1 and a commercial power supply establishment identifying input buffer 52 maintains the operating condition.例文帳に追加

例えば試験対象となる１号機のエレベータで管制運転の試験を行うとき、短絡手段３２ａ１により２号機のエレベータの商用電源接点が短絡され、商用電源確立確認入力バッファ５２は動作状態を維持する。 - 特許庁

Data transferred to the data line pairs DBa and DBb are alternately transferred to a data line pair RDB by transfer gates 50 and 51 for every one period of the clock CLK, amplified by a read-amplifier 25 and outputted to an input output buffer 27.例文帳に追加

データ線対ＤＢａ，ＤＢｂに転送されたデータはトランスファゲート５０，５１によってクロックＣＬＫの１周期ごとに交互にデータ線対ＲＤＢに転送され、リードアンプ２５によって増幅され入出力バッファ２７へ出力される。 - 特許庁

To solve the problem that a scale becomes large and cost increase before since cells outputted from a crossbar type switch are temporarily stored in a buffer arranged in an output line part if there is an output line which is slower than an input line speed rate.例文帳に追加

従来は、入力回線速度レートより遅い出力回線が存在したとき、出力回線部内に配備してあるバッファに、クロスバー型スイッチから出力されたセルが一旦蓄積されるため、規模の増加及びコストの増加をまねく - 特許庁

When the CPU gains access to a peripheral device connected to the high order 16-bit side of the data bus, the state of each buffer is on-off controlled according to a bus control signal, to thereby replace the high order 16-bit side of the input/output data with the low order 16-bit side thereof.例文帳に追加

ＣＰＵがデータバスの上位１６ビット側に接続された周辺デバイスにアクセスするとき、バス制御信号により各バッファの状態をオンオフ制御し、入出力データの上位１６ビット側と下位１６ビット側とを入れ換える。 - 特許庁

The product-sum operation of an adaptive filter coefficient Pj (i) inside the adaptive filter 4 at the time j and a value xj (i) inside the reference input signal buffer 3 is performed in a product-sum operation part 5 and pseudo echo signals Yj at the time j are generated.例文帳に追加

時刻ｊにおける適応フィルタ係数４内の適応フィルタ係数Ｐｊ（ｉ）と、参照入力信号バッファ３内の値ｘｊ（ｉ）とが積和演算部５で積和演算され、時刻ｊにおける擬似エコー信号Ｙｊが生成される。 - 特許庁

A dividing section 113 divides one page of print data received from the input buffer by divisors J and K designated from a designating section 114 and delivers a plurality of sheets of print image to a print section 115.例文帳に追加

分割部１１３は、１ページ分の印刷データを入力バッファより入力し、指示部１１４から指示された分割数Ｊ，Ｋに応じて、１ページ分の印刷データを分割して印刷部１１５に複数枚の印刷イメージとして出力する。 - 特許庁

Switches S1-S6 performs opening/closing operation based on sampling signals ϕ1-ϕ6 outputted successively from a ring shift register RSR with a fixed time interval and supplies a signal VINC from an input buffer A10 to hold-capacitors C1-C6.例文帳に追加

スイッチＳ１〜Ｓ６は、リングシフトレジスタＲＳＲから一定の時間間隔で順次出力されるサンプリング信号Φ１〜Φ６に基づき開閉動作して入力バッファＡ１０からの信号ＶＩＮ−ＣをホールドコンデンサＣ１〜Ｃ６にそれぞれ供給する。 - 特許庁

To provide a data transfer system which enables a host device to transmit data less than a free area smaller than an input byte width without stopping the transfer when the free area is available in a buffer of an FIFO and the host device tries to transfer data smaller than the free area.例文帳に追加

ＦＩＦＯ内のバッファに入力バイト幅未満の空きエリアがあり、上位装置がその空きエリアよりも少ない量のデータを転送しようとした場合にも、転送を止めることなく送信できるデータ転送システムを提供する。 - 特許庁

A data compressing part 122 compresses the data of the input buffer 121 by variable length encoding processing or dictionary base compression processing, and a data outputting means 13 outputs the data processed by the data compressing part 12 to an output file 3.例文帳に追加

データ圧縮部１２２では, 入力バッファ１２１のデータを可変長符号化による処理または辞書ベース圧縮法による処理を行い, データ出力手段１３は, データ圧縮部１２で処理されたデータを出力ファイル３へ出力する。 - 特許庁

A NAL device 2 is provided with: a data processing section 20 inputting a payload of encoded image data from an encoding device 1; and a data buffer 23 storing therein a payload of non-image data input via a bus 7 under control of a CPU 5.例文帳に追加

ＮＡＬ化装置２は、符号化された画像データのペイロードを符号化装置１から入力可能なデータ処理部２０と、ＣＰＵ５の制御によってバス７を介して入力された非画像データのペイロードを格納可能なデータバッファ２３とを備える。 - 特許庁

To the DRAM 22 are allotted a program area 35 for copying a predetermined program module stored in a ROM 13 and a band buffer 36 for converting an intermediate code ϕ2 based on an input data ϕ1 sent from a host to a plot data ϕ3.例文帳に追加

このＤＲＡＭ２２には、ＲＯＭ１３に格納された所定のプログラムモジュールをコピーするためのプログラム領域３５と、ホストから送られた入力データφ１に基づく中間コードφ２を描画データφ３に変換するバンドバッファ３６が割り付けられる。 - 特許庁

To prevent reduction in assembling efficiency, and to maintain productivity, without arranging a buffer for compensating for a component discharged as a defective one, in an assembling device successively producing assemblies by assembling a plurality of components successively input.例文帳に追加

順次投入される複数種類の部品を組み立てて組立品を次々と生産する組立装置において、不良部品として排出された部品を補うためのバッファを設けることなく、組立効率の低下防止と生産性の維持を実現する。 - 特許庁

The scan FF comprises an FF 101 with the addition of a selector 102 for selecting input data, a scan output fixing NAND circuit 106 for controlling a scan operation output according to an operation mode, and an inverter circuit 105 for an output buffer.例文帳に追加

ＦＦ１０１に、入力データを選択するセレクタ１０２と、動作モードに応じてスキャン動作用出力を制御するスキャン出力固定用のＮＡＮＤ回路１０６と、出力バッファ用のインバータ回路１０５とを付加してスキャンＦＦを構成する。 - 特許庁

To solve the problem that when one-image data are needed for rotation processing, an input buffer for reading in image data by one image or nearly one image is needed and then a memory with enormous capacity is eventually needed.例文帳に追加

回転処理に１枚分の画像データが必要であると、出力バッファのライン数に関わらず、画像データを１枚分またはほぼ１枚分読み込むための入力バッファが必要となり、結果的に、膨大な容量のメモリが必要になる。 - 特許庁

An OFDM demodulator 1 uses an input buffer memory 21 in an FFT arithmetic circuit 8 and delays a signal outputted from a fc correction circuit 7, in the case of calculating an FFT window for the first OFDM symbol.例文帳に追加

ＯＦＤＭ復調装置１では、最初のＯＦＤＭシンボルに対するＦＦＴウィンドウを算出する場合には、ＦＦＴ演算回路８内の入力バッファメモリ２１を用いて、ｆｃ補正回路７から出力された信号を遅延させる。 - 特許庁

The semiconductor integrated circuit device is provided in which a buffer ring cell formed between the microcell and an input/output circuit close thereto is connected to signal wiring extended over a region where the microcell is formed.例文帳に追加

本発明による半導体集積回路装置は、マクロセルが形成されている領域上を通過するように伸長している信号配線に、当該マクロセルとこれに近接する入出力回路との間に形成されたバッファリングセルが接続されている。 - 特許庁

As a buffer 31 can receive an inputted shock caused by the displacement of the approximately entire area of the stacked part 32, the shock can be surely relieved without generating partial plastic deformation, damage, abrasion and the like, even to the input of a large shock.例文帳に追加

緩衝器３１は入力衝撃を積層部３２のほぼ全域のずれによって受け止めることができるため、大きな衝撃の入力に対しても、部分的な塑性変形や損傷、摩耗等を招くことなく確実に緩衝することができる。 - 特許庁

Data transferred to the pair of data line DBa, DBb are transferred alternately to a pair of data line RDB for each one period of the clock CLK by transfer gates 50, 51, amplified by a read-amplifier 25 and outputted to an input/output buffer 27.例文帳に追加

データ線対ＤＢａ，ＤＢｂに転送されたデータはトランスファゲート５０，５１によってクロックＣＬＫの１周期ごとに交互にデータ線対ＲＤＢに転送され、リードアンプ２５によって増幅され入出力バッファ２７へ出力される。 - 特許庁

In order to reduce glitch, an input code compatible sample-hold circuit section 25 is added to a conventional R-2R digital/analog converter circuit provided with a latch circuit 10, a MOS switch circuit 15, an R-2R ladder resistor section 20, and an output buffer 30.例文帳に追加

ラッチ回路１０と、ＭＯＳスイッチ回路１５と、Ｒ−２Ｒラダー抵抗部２０と、出力バッファー３０とを備えた従来のＲ−２Ｒ型ＤＡ変換回路に、グリッチ低減のため入力コード対応型のサンプルホールド部２５を付加する。 - 特許庁

Thus, a display time of the B picture is a time equivalent to 3 fields, data remaining in an input buffer memory at a decoder just before decoding the I picture are increased so as to increase a generated code quantity of a noted I picture.例文帳に追加

これにより、Ｂピクチャの表示時間が３フィールドに相当する時間となり、Ｉピクチャの復号化直前でのデコーダ側入力バッファメモリに残留するデータが増大し、注目するＩピクチャでの発生符号量を多く取ることが可能となる。 - 特許庁

A 0 deletion and flag detection section 21 reads data stored in an input queue storage section 21b to a buffer memory 21c in the unit of 8 bits, searches a 0 deletion and flag detection table 21e to carry out flag detection and 0 deletion processings.例文帳に追加

０削除及びフラグ検出部２１では、入力キュー記憶部２１ｂに記憶されたデータを８ビット単位でバッファメモリ２１c に読み込み、０削除及びフラグ検出テーブル２１ｅを検索して、フラグ検出及び０削除処理を行う。 - 特許庁

This receiver executes error correction to data input to an IP network interface (11) to be stored in a buffer (13), thereafter sequentially transfers the data to a descrambler (14) and a demultiplexer (15), and executes audio output and video output.例文帳に追加

受信装置は、ＩＰネットワークインタフェース（１１）に入力されたデータに対してエラー訂正を行ってからバッファ（１３）に蓄積した後、デスクランブラ（１４）、デマルチプレクサ（１５）へと順次データを渡してゆき、音声出力及び映像出力を行う。 - 特許庁

An audio signal is given to an input buffer 1, its output is fed to a digital signal processor DSP 3 via an A/D converter 2, and an attenuator 31, an equalizer 32, an a digital volume 33 built in the DSP 3 processes the signal.例文帳に追加

入力バッファ１にオーディオ信号が入力され、その出力はＡ／Ｄコンバータ２を介してデジタル信号処理器３に入力され、このＤＳＰ３に内蔵されたアッテネータ３１、イコライザ３２、及びデジタルボリューム３３によって処理される。 - 特許庁

When receiving signals indicating an input operation from the client terminal by a user, the image transmitter tentatively reduces the data capacity of a buffer for storing continuous image data received by the client terminal.例文帳に追加

前記画像伝送装置は、ユーザーによる前記クライアント端末からの入力操作を示す信号を受信した場合に、前記クライアント端末が受信する連続した画像データを蓄積するバッファのデータ容量を一時的に減少させることを特徴とする。 - 特許庁

When prediction mode information decoded from an input bitstream indicates two reference images are used for motion compensation prediction, a motion compensation means generates a predicted image by performing compensation using the two reference images stored in the frame buffer.例文帳に追加

動き補償手段は、入力ビットストリームから復号した予測モード情報が２つの参照画像を動き補償予測に使用することを示す場合、フレームバッファに格納された２つの参照画像を用いて補間して予測画像を生成する。 - 特許庁

To provide a control method that can obtain impartiality and high throughput without the need for complicated arithmetic processing in a communication device having an input buffer switch fabric with a virtual output queuing in its inside and handling fixed length or variable length data.例文帳に追加

仮想出力キューイングを有する入力バッファ型スイッチファブリックを内部に持ち、固定長或いは可変長データを扱う通信装置において、複雑な演算処理を必要とせず、公平で、かつ、高いスループットを得られる制御手法を提供する。 - 特許庁

A delay circuit 30 delays data or a secondary function signal, selected by a selector 16 by a preset time in an output mode and the delayed data or signal is outputted to an input/output terminal 18 via an output buffer 17a or 17b.例文帳に追加

出力モード時、セレクタ１６で選択されたデータまたは２次機能信号は、遅延回路３０で予め設定された時間だけ遅延させられ、出力バッファ１７ａまたは１７ｂを介して入出力端子１８に出力される。 - 特許庁

To pull out drive capability of an output buffer to the maximum without considering the malfunction of input at the time of a burst mode, in a flash memory provided with a normal read-out mode and a high speed burst mode.例文帳に追加

本発明は、通常の読み出しモードとより高速なバーストモードとを備えるフラッシュメモリにおいて、バーストモード時に、入力の誤動作を考慮することなく、出力バッファの駆動能力を最大限に引き出すことができるようにするものである。 - 特許庁