LOGICを含む例文一覧と使い方
該当件数 : 9771件
An SiP1 includes an AD chip 2 and a logic chip 3 performing transmission and reception of data.例文帳に追加
SiP1は、データの送受信を行うADチップ2、ロジックチップ3を備える。 - 特許庁
LOGIC OF FUEL CELL SYSTEM FOR DISCRIMINATING HIGH SPEED AND STANDARD STOP COMMANDS例文帳に追加
高速及び標準停止コマンドを識別するための燃料電池システムの論理 - 特許庁
A first power supply voltage VDD1 is supplied to the second logic circuit 22.例文帳に追加
第2論理回路22には第1の電源電圧VDD1が供給されている。 - 特許庁
To realize a logic test circuit testing a logic circuit in a chip and having less over-head by constituting a test circuit in a chip without introducing a new device process named FPGA.例文帳に追加
FPGAという新規デバイスプロセスの導入することなく、チップ内にテスト回路を構成して、チップ内のロジック回路をテストするオーバヘッドの少ないロジックテストを実現する。 - 特許庁
To enable a high-speed reading operation through a bus in a logic circuit and to provide a logic verifying method capable of accurately verifying the operation.例文帳に追加
論理回路におけるバスを介した高速な読み出し動作を実現し、その動作の検証を的確に行うことができる論理検証方法を提供すること。 - 特許庁
The cache logic is configured to request a memory line in response to a cache mistake.例文帳に追加
キャッシュロジックは、キャッシュミスに応答してメモリラインを要求するよう構成される。 - 特許庁
To enhance the security of existing streaming cipher without adding different logic.例文帳に追加
異なるロジックを追加する事無く、既存のストリーム暗号の安全性を向上させる。 - 特許庁
AWT designed and built the hardware for the DES Cracker, including the custom ASIC, logic boards, and interface adapters. 例文帳に追加
AWT は、カスタムASIC、ロジックボード、インターフェースアダプタなど、DESクラッカーのハードを設計・製作した。 - Electronic Frontier Foundation『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』
This logic circuit diagram design device is provided with a means 51 to store a logic circuit diagram, a means 52 to create a transmission line circuit based on the logic circuit diagram, a means 53 to store the created transmission line circuit, a means 54 to edit the stored transmission line circuit and a means 55 to correct the created logic circuit diagram based on the edited transmission line circuit.例文帳に追加
論理回路図を格納する手段51と、論理回路図に基づいて伝送線路回路を作成する手段52と、作成された伝送線路回路を格納する手段53と、格納された伝送線路回路を編集する手段54と、編集された伝送線路回路に基づいて、作成された論理回路図を修正する手段55とを備える。 - 特許庁
The waveform display device includes: a channel key for selecting desired channels of analog signals; a logic key for selecting the logic signals; and display position knobs for moving the position of the waveform of the all logic signals in a vertical direction when the logic key is pushed by moving the position of the waveform of analog signals of a selected channel in the vertical direction when the channel key is pushed.例文帳に追加
アナログ信号の所望のチャネルを選択するチャネル用キーと、ロジック信号を選択するロジックキーと、チャネル用キーが押された場合に選択されたチャネルのアナログ信号の波形の位置を垂直方向に移動させ、ロジックキーが押された場合に全てのロジック信号の波形の位置を垂直方向に移動させる表示ポジションノブとを設けた。 - 特許庁
Reconstitution information for reconstituting the logic circuit processing input data is stored in a memory, information regarding heating value in the logic circuit is detected during processing of the input data, and when the information regarding the heating value in the logic circuit indicates a rise in temperature, the logic circuit is reconstituted based upon the reconstitution information.例文帳に追加
入力データを処理するロジック回路の構成を再構成するための再構成情報をメモリに記憶しておき、入力データを処理中にロジック回路内部の発熱量に関する情報を検出し、ロジック回路内部の発熱量に関する情報が温度上昇を示す場合に、再構成情報に基づいてロジック回路の構成を再構成する。 - 特許庁
Re-layering is attained after logic synthesis by leaving pins of a functional module as network information at the time of optimization of logic synthesis, and logic correction is easily attained after the logic synthesis by replacing a layered functional block, and at the same time suppression of area increment is also attained by specifying a module which leaves the pins.例文帳に追加
機能モジュールのピンを、論理合成時の最適化の際に、ネット情報として残すことによって、論理合成後に再階層化が可能となり、その階層化した機能ブロックの差し替えを行うことによって、論理合成後に容易に論理修正が可能となるとともに、ピンを残すモジュールを指定することによって、面積増分の抑制も可能となる。 - 特許庁
Access to a logic circuit 10 is performed through an external terminal 12 for logic circuit, access to a memory 11 from the logic circuit 10 is performed through a connection node 10A and a selector 14, and direct access to the memory 11 from the outside is performed through an external terminal 13 for memory and the selector 14 without passing through the logic circuit 10.例文帳に追加
論理回路10へのアクセスは論理回路用の外部端子12を介して行い、論理回路10からメモリ11へのアクセスは接続ノード10A及びセレクタ14を介して行い、外部からメモリ11への直接的なアクセスは、論理回路10を経由せずに、メモリ用の外部端子13及びセレクタ14を介して行う。 - 特許庁
The microcomputer, when started, sets the input/output port to input to read a voltage input into the input/output port, and sets the output logic of the input/output port to positive logic if the voltage read is a low level or sets the output logic of the input/output port to negative logic if the voltage read is a high level.例文帳に追加
マイクロコンピュータが、起動時に入出力ポートを入力に設定してその入出力ポートに入力される電圧を読込み、この読込み電圧が低レベルの場合に入出力ポートの出力論理を正論理に設定し、読込み電圧が高レベルの場合に入出力ポートの出力論理を負論理に設定する。 - 特許庁
Each controller integrated circuit (IC) is provided with a controller IC, a memory control logic controlling communication between the data memories connected to the controller IC, a parity logic calculating the parity information of the data communicated to or from the data memories, a logic communicating with IC accompanying the parity information to or from a companion IC and a logic communicating the data to or from the companion IC.例文帳に追加
各コントローラ集積回路(IC)は、コントローラICと、コントローラICに接続されたデータメモリとの間の通信を制御するメモリ制御ロジックと、データメモリに/から通信されるデータのパリティ情報を計算するパリティロジックと、パリティ情報を随伴するICに/から通信するロジックと、随伴ICに/からデータを通信するロジックとを備える。 - 特許庁
The method for constituting a pass transistor logic circuit includes a step for logic composition using CMOS logic composing algorithm, a step for generating binary decision trees each having a variable order from the result of the logic composition in accordance with specified constraints, and a step for obtaining a plurality of pass transistor logic circuits each including ≥1 pass transistor by mapping the binary decision trees.例文帳に追加
本発明による方法は、パストランジスタ論理回路を構成する方法であって、CMOS論理合成アルゴリズムを利用して論理合成を行うステップと、所定の制約条件に応じて、前記論理合成の結果からそれぞれ変数順序を有する複数の二分決定木を生成するステップと、前記複数の二分決定木をマッピングすることにより、それぞれ1以上のパストランジスタを含む複数のパストランジスタ論理回路を得るステップとを包含する。 - 特許庁
A countermeasure of noise is provided by driving a logic part of a peripheral driver with a low voltage common power source.例文帳に追加
周辺ドライバのロジック部は低電圧共通電源で駆動しノイズ対策をする。 - 特許庁
To provide a liquid crystal driving circuit capable of reducing the power source ripple of a logic system.例文帳に追加
ロジック系の電源リップルを低減することが可能な液晶駆動回路を提供する。 - 特許庁
This method comprises a step initializing a device selective signal in a first logic state, a step asserting to the device selective signal in a second logic state and a step returning a device selective signal to the first logic state within a time window controlled by a first user.例文帳に追加
この方法は、デバイス選択信号を第1の論理状態に初期化するステップ、デバイス選択信号第2の論理状態にアサートするステップ、第1のユーザ制御された時間窓内にデバイス選択信号を第1の論理状態に戻すステップを含む。 - 特許庁
To increase the accuracy and efficiency of logic verification related to memory access of a memory control circuit.例文帳に追加
メモリ制御回路のメモリアクセスに関わる論理検証の精度と効率を高める。 - 特許庁
This GUI logic displays usable selected and nonselected options on a screen.例文帳に追加
該GUIロジックは、利用可能な選択および非選択のオプションを画面上に表示する。 - 特許庁
The main inspection processing parts 60a-68a extract different parameters for logic inspections according to the quality of the objects from the images to be inspected and perform logic inspection processing for determining whether the extracted parameters for logic inspections satisfy non-defective item criteria or not.例文帳に追加
主検査処理部60a〜68aは、被検査対象の良否に応じて異なるロジック検査用パラメータを被検査画像から抽出して、抽出されたロジック検査用パラメータが良品基準を満たすか否かを判定するロジック検査処理を行う。 - 特許庁
To improve the measurement precision of coolant flow rate and simplify the flow measurement logic.例文帳に追加
冷却材流量の測定精度を向上させ、流量測定ロジックを簡略化する。 - 特許庁
Access permission decision logic is bypassed to the URL decided as the similar URL.例文帳に追加
類似URLと判定されたURLに対して、アクセス許可の判定ロジックをバイパスする。 - 特許庁
To provide an inexpensive logic control type tape recorder using a permanent magnet erase head.例文帳に追加
永久磁石式消去ヘッドを使用したロジック制御式テープレコーダを安価に提供する。 - 特許庁
To accurately calculate an in-cylinder filled air amount while simplifying operation logic.例文帳に追加
演算ロジックの簡素化を図りつつ、筒内充填空気量を精度良く算出する。 - 特許庁
When a wireless link is once set, the transmission adopts carrier transmission of a synchronous logic channel S and a signaling system logic channel that are multiplexed initially and the wireless link is switched into a burst to carry a communication logic channel B for conversation data and a signaling system channel D.例文帳に追加
一度無線リンクが設定されると、初期伝送は同期論理チャネルSと信号化方式論理チャネルの多重化したものを搬送するが、そのリンクは会話データの通信論理チャネルBと信号化方式チャネルDを搬送するバーストに切り換わる。 - 特許庁
The discrimination logic circuit 30 discriminates the number of cylinders of the engine 2 based on the knock signal.例文帳に追加
判別ロジック回路30は、ノック信号に基づいて、エンジン2の気筒数を判別する。 - 特許庁
To provide a semiconductor device which reduces a leakage current in a logic circuit section.例文帳に追加
論理回路部におけるリーク電流の低減を可能とする半導体装置を提供する。 - 特許庁
In another embodiment, a control logic circuit 11 is used to reset the non-sampled rows.例文帳に追加
別の実施形態では、制御論理回路(11)を用いて非サンプリング行のリセットが実施される。 - 特許庁
A start/stop determination circuit 22 determines the ON/OFF state of an ignition switch 12 according to the logic of the main IG command signal if the logic of the main IG command signal received from a hold circuit 16 is matched with the logic of the sub IG command signal received from a sub line 18.例文帳に追加
起動/停止判定回路22は、ホールド回路16から受けた主IG指令信号と、サブライン18から受けた副IG指令信号との論理が一致すれば、主IG指令信号の論理に従って、イグニッションスイッチ12のオン/オフ状態を判定する。 - 特許庁
To provide a logic certification system capable of accelerating a transaction contention operation test.例文帳に追加
トランザクション競合動作テストの加速を可能とする論理検証方式を提供する。 - 特許庁
The control logic circuit part 31 then reads out memory data stored in an external memory 2.例文帳に追加
この後、制御ロジック回路部31は外部メモリ2に記憶されたメモリデータを読み出す。 - 特許庁
To carry out radio resource management with a priority class provided in a logic channel taken into consideration.例文帳に追加
論理チャネルに設けられた優先度クラスを考慮した無線リソース管理を行う。 - 特許庁
The MEMS switches 36 are arranged to transmit or receive logic signals.例文帳に追加
MEMSスイッチ36は論理信号を送信または受信するように配置されている。 - 特許庁
Three signals constituting three-valued three differential logic signals are inputted to a three differential buffers.例文帳に追加
3値3差動論理信号をなす3本の信号が3差動バッファに入力される。 - 特許庁
A number of column sense logic units are also provided, corresponding to the bit line structures.例文帳に追加
また、ビット線構造に対応する、いくつかの縦列方向論理ユニットも提供される。 - 特許庁
For this image processing unit, an input color conversion section 1 converts an RGB color space into a CMYK color space, a 1st color conversion section 2 converts the converted color space into a CMY color space regarding an object area for logic arithmetic operation processing, and a logic arithmetic section 3 conducts logic arithmetic processing.例文帳に追加
入力色変換部1でRGB色空間からCMYK色空間に変換後、論理演算処理の対象領域について第1色変換部2でCMY色空間に色変換し、論理演算部3で論理演算処理を行う。 - 特許庁
If the logic circuit includes a circuit having an n-th (1≤n≤N) logic and an m-th (1≤m≤M) current supply capacity in step S30, the circuit connection information and the layout pattern are created using the n-th logic cell and the m-th current supply cell.例文帳に追加
ステップS30において、論理回路が第n(1≦n≦N)の論理と第m(1≦m≦M)の電流供給能力を有する回路を含む場合には、第nの論理セルと第mの電流供給セルを用いて回路接続情報及びレイアウトパターンを作成する。 - 特許庁
To generate a logic circuit of good quality by eliminating an omission of verification.例文帳に追加
検証漏れを無くし、品質の良い論理回路を作成することができるようにする。 - 特許庁
A decision logic correction support unit 16 is provided with a GUI to input correction data of tuning or the like for the decision logic to enable inputting accurate correction data of the tuning or the like for the decision logic on the basis of the quantitative evaluation.例文帳に追加
また、判断ロジック修正支援部16に、判断ロジックに対するチューニング等の修正データを入力するためのGUIを設け、定量的な評価に基づいて判断ロジックに対するチューニング等の正確な修正データの入力を可能にしている。 - 特許庁
To provide a DPDT switch circuit apparatus employing one control terminal without providing a logic circuit.例文帳に追加
1制御端子で、ロジック回路を設けないDPDTスイッチ回路装置を提供する。 - 特許庁
The condition determination logic circuit 3 and the condition storage memory 9 are bidirectionally connected with each other.例文帳に追加
条件判断論理回路3と条件記憶メモリ9とは双方向に接続される。 - 特許庁
To shorten a total time to be required for logic verification and test debugging.例文帳に追加
論理検証およびテストデバッグに要する総時間の短縮化を図ることを目的とする。 - 特許庁
To provide a configuration device that efficiently configures logic circuits.例文帳に追加
論理回路のコンフィグレーションを効率よく行うことが出来るコンフィグレーション装置を提供する。 - 特許庁
To improve efficiency of a testing operation for verifying a control logic of a plant controller.例文帳に追加
プラント制御装置の制御ロジックを検証する試験作業の効率向上を図る。 - 特許庁
A plurality of wireless serving communication units is operably coupled to a management logic.例文帳に追加
複数の無線サービス提供通信ユニットは、管理ロジックに動作可能に結合される。 - 特許庁
These various conditions may be combined or omitted in any logic combination.例文帳に追加
これらの条件は色々な論理の組み合わせによって組み合わされ、または除外される。 - 特許庁
A logic comparator 18 determines whether the timing data TD meets a predetermined condition.例文帳に追加
論理比較部18は、タイミングデータTDが所定の条件を満たすかを判定する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
原題:”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ” 邦題:『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』 | This work has been released into the public domain by the copyright holder. This applies worldwide. 日本語版の著作権保持者は ©1999 山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|