「Memory Cache」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

On a cache memory CM, data read or written from/to a flash memory chip MEM is managed by a first data length.例文帳に追加

キャッシュメモリＣＭ上では、フラッシュメモリ・チップＭＥＭへ読み書きされるデータは、第一のデータ長単位で管理されている。 - 特許庁

The information processor can access the cache memory and the nonvolatile memory independently to provide improved convenience.例文帳に追加

情報処理装置から、独立にキャッシュメモリと不揮発性メモリへのアクセスを行えることにより、使い勝手の向上を図る。 - 特許庁

A resource allocation controller determines a memory controller for access to at least one of dynamically allocatable cache memory blocks.例文帳に追加

リソース割り当てコントローラは、少なくとも一つの動的割り当て可能キャッシュメモリブロックにアクセス用メモリコントローラを決定する。 - 特許庁

This system includes: a device 100 having a processor 1; a data memory unit 2; a program memory unit 3; and a program cache 10.例文帳に追加

システムは、プロセッサ１を有する装置１００と、データメモリユニット２と、プログラムメモリユニット３と、プログラムキャッシュ１０とを含む。 - 特許庁

A main memory address used for the program as a data display designation address in the data analysis of the cache memory 300 is input.例文帳に追加

キャッシュメモリ３００のデータ解析でデータ表示指定アドレスとしてプログラムで用いられるメインメモリアドレスを入力する。 - 特許庁

Also, a nonvolatile memory controller 14 writes the compressed cache data created by the CPU11 into a nonvolatile memory 15.例文帳に追加

また、不揮発性メモリコントローラ１４は、ＣＰＵ１１で生成した圧縮キャッシュデータを不揮発性メモリ１５に書き込む。 - 特許庁

To hide apparently refresh-operation without utilizing a cache memory, in a semiconductor memory requiring refresh-operation.例文帳に追加

リフレッシュ動作が必要な半導体記憶装置において、キャッシュメモリを利用せずにリフレッシュ動作を見かけ上隠すこと。 - 特許庁

To the direct access request for which cache control in an OS 52 is not performed in a main body 50, the cache control is performed by using the storage control part cache memory 64 of a disk controller 54.例文帳に追加

本体５０においてＯＳ５２でのキャッシュ制御を行わない直接アクセス要求に対して、ディスクコントローラ５４の記憶制御部キャッシュメモリ６４を用いてキャッシュ制御を行う。 - 特許庁

When a Delinquent Load loads data, this information processor loads the data from a Delinquent Load-dedicated cache memory, so that the cache miss does not occur, and a cache hit is ensured.例文帳に追加

本発明の情報処理装置は、Delinquent Loadがデータをロードする際には、Delinquent Load専用キャッシュメモリからデータをロードすることによって、キャッシュミスが発生せず、必ずキャッシュヒットすることになる。 - 特許庁

To provide a device and method for access control cache further increasing a cache hit rate even in a cache area equal to or smaller than in MMP (Mondorian Memory Protection) system.例文帳に追加

ＭＭＰ方式と同等あるいはより少ないキャッシュ領域とする場合であっても、キャッシュヒット率がより高くなるようなアクセス制御キャッシュ装置及び方法を提供する。 - 特許庁

To provide a cache memory system, capable of accelerating a cache error processing at writing of the large amount of data to successive addresses and accelerating the execution speed of a software including the cache error processing.例文帳に追加

連続したアドレスへ大量のデータを書込む時のキャッシュ・ミス処理を高速化し、そのキャッシュ・ミス処理を含むソフトウェアの実行速度が改善可能なキャッシュメモリシステムを提供する。 - 特許庁

The cache controller also comprises identification circuitry operable in response to the streaming preload instruction to identify one or more cache lines of the cache memory for preferential use.例文帳に追加

該キャッシュコントローラはまた、優先的な再利用のために、該キャッシュメモリの１つ以上のキャッシュラインを識別するように、該ストリーミングプレロード命令に応じて動作可能な識別回路を備える。 - 特許庁

Updating an instruction cache in the case of the occurrence of a cache miss is achieved by copying contents of the shared memory corresponding to an address accessed by a DSP, to the instruction cache.例文帳に追加

キャッシュミスが発生した場合の命令キャッシュの更新は例えば、ＤＳＰがアクセスしたアドレスに対応する共有メモリの内容を命令キャッシュにコピーすることによって実現される。 - 特許庁

When the cache hit determination means 8 determines the cache hit, an access time calculation means 9 counts the operation time of the access as access time to a cache memory model 2.例文帳に追加

アクセス時間算出手段９は、キャッシュヒット判定手段８がキャッシュヒットと判定した場合に、そのアクセスの動作時間をキャッシュメモリモデル２に対するアクセス時間として計数する。 - 特許庁

A cache access control means 231 performs access to a cache memory 221 by using the access address acquired from the shared address bus 81 through a remote cache access address input means 265.例文帳に追加

キャッシュアクセス制御手段２３１は共有アドレスバス８１からリモートキャッシュアクセスアドレス入力手段２６５を介して取得したアクセスアドレスを用いて、キャッシュメモリ２２１へのアクセスを行う。 - 特許庁

A cache memory part 23 has a read cache domain which copies and maintains contents of a data storing part 25, and a write cache domain which temporarily maintains write-in data to be written in the data storing part 25.例文帳に追加

キャッシュメモリ部２３は、データ格納部２５の内容をコピーして保持するリードキャッシュ領域と、データ格納部２５への書き込みデータを一時保持するライトキャッシュ領域とを有する。 - 特許庁

When the content of the cache memory is updated to new information by an address cache or data cache having a full associative method or a configuration according to it, the use history of each entry constituting the cache memory is grasped by generation management using the timer to select an unused entry.例文帳に追加

フルアソシエイティブ方式若しくはそれに準ずる構成を有する、アドレスキャッシュ若しくはデータキャッシュによる、キャッシュメモリーの内容を新たな情報に更新する際に、タイマーを使用した世代管理によって、キャッシュメモリーを構成する各エントリーの使用履歴を把握して、未使用のエントリーを選択する。 - 特許庁

A sub-processor which performs decoding processing of compressed image raises the hit rate by cache in succeeding processing, by calculating cache area based on parameters which shows characteristic of image and changing memory area to cache adaptively when it transfers data from the main memory to cache.例文帳に追加

圧縮画像の復号処理を行なうサブプロセッサは、メインメモリからデータをキャッシュに転送する際、画像の特徴を表すパラメータを基にキャッシュエリアを計算し、キャッシュするメモリ領域を適応的に変化させることにより、後続の処理でキャッシュにヒットする確率を高くする。 - 特許庁

The memory cache may be configured to permit one or more page attributes of a page located at the matching address to be retrieved from the memory cache and not from the TLB, by further storing in each one of the cache lines a page attribute of the line of data stored in the cache line.例文帳に追加

メモリキャッシュは、適合アドレスに配置されたページの１つまたは複数のページ属性を、ＴＬＢからではなく、メモリキャッシュから検索できるように構成されることができ、これは、キャッシュラインに記憶されたラインデータのページ属性を、キャッシュラインの夫々に更に記憶することによって行われる。 - 特許庁

A storage destination address of the decompressed data is written in the cache memory 100 so as not to cause a cache error in the case of subsequent data writing, and a data area corresponding to calculated data amount is secured in the cache memory (step S003).例文帳に追加

後のデータ書込みの際にキャッシュミスが生じないように、伸長データの格納先アドレスがキャッシュメモリ１００に書き込まれ、算出したデータ量に対応するデータ領域が前記キャッシュメモリ内に確保される（ステップＳ００３）。 - 特許庁

To provide a cache memory test system for performing the combined execution of cache coherence maintenance operations and the memory sequential property verification of access results by making a plurality of processors asynchronously perform continuous access to one and the same address and, one and the same cache line.例文帳に追加

複数のプロセッサが同一アドレス、および同一キャッシュラインに対し、非同期に連続アクセスを行うことで、キャッシュコヒーレンシ維持動作、アクセス結果のメモリ順序性検証を複合的に実施するキャッシュメモリ試験システムを提供する。 - 特許庁

When it is decided that there is a free space for two or more entries in the L1 cache memory, the instruction controller 10 outputs an instruction prefetch request to the L1 cache memory in an address boundary corresponding to line size of an L1 cache line.例文帳に追加

そして、命令制御装置は、Ｌ１キャッシュメモリ内に少なくとも２エントリ以上の空きがあると判定された場合に、Ｌ１キャッシュラインのラインサイズに従ったアドレス境界で命令プリフェッチ要求をＬ１キャッシュメモリに出力する。 - 特許庁

This cache circuit is provided with a RPAM 15 registering address information of data ejected from a cache memory 11 and a freezing control circuit 16 capable of setting data stored in the cache memory 11 as data out of a conversion object by a line unit.例文帳に追加

キャッシュメモリ１１から追い出されたデータのアドレス情報を登録するＲＰＡＭ１５と、キャッシュメモリ１１に格納されたデータをライン単位で置換対象外のデータに設定できる凍結制御回路１６とを有する。 - 特許庁

By selecting a cache line having the same memory size as write data and writing the write data in the selected cache line, cache-in operation from the system memory occurring in partial overwriting of the line can be reduced.例文帳に追加

本発明は、書き込みデータと同じメモリ・サイズを有するキャッシュ・ラインを選択し、その選択したキャッシュ・ラインに書き込みデータを書き込むので、ラインの一部書き換えに伴って発生するシステム・メモリからのキャッシュ・イン動作を削減できる。 - 特許庁

A cache loading control part 21c registers the abnormality occurrence block address in the cache memory part as the resident area and saves logic dada in the resident area on the cache memory part from a normal disk device in temporary degeneracy operation.例文帳に追加

キャッシュローディング制御部２１ｃは異常発生ブロックアドレスをキャッシュメモリ部に常駐領域として登録し、仮縮退運転時に、正常なディスク装置からキャッシュメモリ部上の常駐領域に論理データをセーブする。 - 特許庁

A driver for controlling writing to a secondary storage device is disposed in a lower order than a file system, to redirect data to be written to the secondary storage to a memory as a primary cache and a cache data file on a networked cache server as a secondary cache.例文帳に追加

ファイルシステムの下位に２次記憶装置書込み制御ドライバを配置し、２次記憶装置への書込みに対して、メモリを１次キャッシュ、ネットワーク先のキャッシュサーバ上のキャッシュデータファイルを２次キャッシュとして書込みをリダイレクトする。 - 特許庁

A printer 10 consists of an input interface 11, a cache memory 13 having a download cache area and a pattern cache area, a control part 12 for managing the pattern cache area and a vacant area, a rasterizer 14 and an output part 15, etc.例文帳に追加

プリンタ１０は、入力インターフェース１１、ダウンロードキャッシュ領域及びパターンキャッシュ領域を有するキャッシュメモリ１３、パターンキャッシュ領域及び空き領域を管理する制御部１２、ラスタライザ１４、出力部１５等から構成される。 - 特許庁

In this access control method for a cache memory divided into cache segment units, access is allowed when the access areas have no overlapping part even if a cache segment accessed by an access command competes with a cache segment being accessed.例文帳に追加

キャッシュセグメント単位に区切られたキャッシュメモリのアクセス制御方法において、アクセスコマンドがアクセスするキャッシュセグメントがアクセス中のキャッシュセグメントと競合しても、アクセス範囲の重なりがなければアクセスを許容するように構成する。 - 特許庁

Speed of information to a processor responding to a discriminated result and access operation used for a cache holding mechanism in the memory 200 can be increased by performing hit discrimination of the cache holding mechanism by both of the memory controller 113 and the memory 200.例文帳に追加

キャッシュ保持機構のヒット判定をメモリコントローラとメモリの双方で行うことにより、判定結果に応答するプロセッサへの通知、メモリにおけるキャッシュ保持機構を用いるアクセス動作、を高速化できる。 - 特許庁

A main storage part 104 stores constrol information such as instructions and data, supplies the control information to an instruction cache memory 102 and supplies data to a data cache memory 105 respectively through a memory interface 103.例文帳に追加

主記憶部１０４は命令等の制御情報やデータが記憶され、必要に応じて命令キャッシュメモリ１０２に制御情報を、データキャッシュメモリ１０５にデータをそれぞれメモリインタフェース１０３を介して供給する。 - 特許庁

A memory control device mounts caches of the same number or integral multiple of a memory bank such as SDRAM, distributes an access of a master to the caches concurrently and simultaneously by a bus matrix, and schedules a cache access optimum for the memory bank to control the cache access.例文帳に追加

ＳＤＲＡＭなどメモリバンクと同数もしくは整数倍のキャッシュを搭載し、バスマトリクスによってマスターのアクセスを並列かつ同時にキャッシュに分配し、メモリバンクに最適なキャッシュアクセスをスケジューリングし制御する。 - 特許庁

A memory system 20 includes a volatile memory, a NAND memory 30, a command queue 420, an address information cache 461 and a controller.例文帳に追加

実施形態によれば、メモリシステム２０は、揮発性メモリと、ＮＡＮＤメモリ３０と、コマンドキュー４２０と、アドレス情報キャッシュ４６１と、コントローラと、を備える。 - 特許庁

In a communication controller 1, DMA(direct memory access) transfer is directly performed between a network I/O device 4 and a cache memory device 6 without interposing a main memory 8.例文帳に追加

通信制御装置１では、ＤＭＡ転送がメインメモリ８を介さずにネットワークＩ／Ｏ装置４とキャッシュメモリ装置６との間で直接行われる。 - 特許庁

The cache memory device 5 with two caches having no relation of inclusion is prepared between a processor 1 and a low order memory 9 such as an L2 memory and a storage device.例文帳に追加

プロセッサ１と、Ｌ２メモリ、主記憶装置等の下位メモリ９との間に、包含関係をもたない２つのキャッシュを有するキャッシュメモリ装置５を用意する。 - 特許庁

Consequently the number of access passes to the cache memory and the shared memory can be increased, throughput can be improved and an access time to the shared memory can be shortened.例文帳に追加

これによりキャッシュメモリ及び共有メモリへのアクセスパスを増やしスループットを高くする一方、共有メモリへのアクセス時間を短くすることができる。 - 特許庁

A control section 13 stores the next memory address of the memory address of the data read out of the cache memory 14 by the previous access in a sequential processing address list.例文帳に追加

制御部１３は、順次処理番地リストに、前回のアクセスによりキャッシュメモリ１４から読み出されたデータの記憶番地の次の記憶番地を記憶させる。 - 特許庁

When the recording/reproducing to/from a low speed main recorder Dk is carried out through a buffer memory, the device functions as the cache memory Cch by constituting of a high speed memory.例文帳に追加

低速の主記録装置Ｄｋへの記録／再生をバッファメモリを介して行う際に、高速のメモリで構成してキャッシュ・メモリＣｃｈとして機能させる。 - 特許庁

An RAM access controller 106 controls the read and write of an RAM cache 107 and a line memory 108, and executes memory read and memory write corresponding to a request from the decoder 109.例文帳に追加

RAMアクセスコントローラ106は、RAMキャッシュ107およびラインメモリ108の読み書きを制御して、デコーダ109の要求に応じたメモリ読出およびメモリ書込を実行する。 - 特許庁

To provide a cache memory control circuit that caches data in a plurality of memory spaces in a cache memory, and reduces power consumption without reducing an operating frequency of a processor or increasing the latency of memory access.例文帳に追加

複数のメモリ空間のデータをキャッシュメモリにキャッシュするキャッシュメモリ制御回路において、プロセッサの動作周波数の低減及びメモリアクセスのレイテンシの増加をさせることなく、消費電力を低減することができるキャッシュメモリ制御回路を提供する。 - 特許庁

Accordingly, in case the present channel is maintained, only the files having a high possibility of being viewed are stored in the cache memory 103b, enabling an increase of the hit rate of the cache memory 103b.例文帳に追加

このため、キャッシュメモリ１０３ｂには、現在のチャンネルが維持された場合に視聴される可能性の高いファイルのみが格納され、キャッシュメモリ１０３ｂのヒット率を高くできる。 - 特許庁

The temporary storing quantity or temporary storing time of information in a cache memory (temporary storage means) is controlled according to the determination result of attribute of the information to be written in the cache memory.例文帳に追加

キャッシュメモリ（一時記憶手段）において情報を一時記憶する量又は一時記憶する時間を、キャッシュメモリに書き込まれる情報の属性の判別結果により制御する。 - 特許庁

A cache memory controlling part 4 judges whether the data of an address exist in a cache memory 5 bout each of a plurality of addresses to which a write request is sent from a host computer 1.例文帳に追加

キャッシュメモリ制御部４は、ホストコンピュータ１から書き込み要求があった複数のアドレスそれぞれについて、そのアドレスのデータがキャッシュメモリ５に存在するか否かを判定する。 - 特許庁

The virtual server system also sorts access requests into access to a virtual cache memory region and access to a storage device according to whether or not at least a part of access target data is in the virtual cache memory region.例文帳に追加

また、アクセス対象データの少なくとも一部が仮想キャッシュメモリ領域にあるか否かによって、アクセス要求を仮想キャッシュメモリ領域及びストレージ装置へのアクセスを振り分ける。 - 特許庁

The test circuit 50 stores a programmable test pattern 55 for inspecting the cache memory 40, and instructs reading/writing of data to the cache memory 40 according to the test pattern 55.例文帳に追加

このテスト回路５０は、キャッシュメモリ４０を検査するためのプログラマブルなテストパターン５５を格納し、そのテストパターン５５に従って、キャッシュメモリ４０に対するデータの読み書きを指示する。 - 特許庁

To provide a cache memory controller, a cache memory control method, a central processor, an information processor, and a central processing method, reducing a waiting time of a demand fetch process waiting a prefetch process.例文帳に追加

プリフェッチ処理を待つディマンドフェッチ処理の待ち時間を短縮するキャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法を提供する。 - 特許庁