「Memory Cache」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The central processing unit 30 comprises a cache memory 40, a test circuit 50 connected to the cache memory 40, and a result storage area 60.例文帳に追加

中央演算処理装置３０は、キャッシュメモリ４０と、そのキャッシュメモリ４０に接続されるテスト回路５０と、結果格納領域６０とを備える。 - 特許庁

A system may comprises: a memory 130 configured to store data in a plurality of pages; a TLB 110; and a memory cache 125 including a plurality of cache lines.例文帳に追加

複数のページにデータを記憶するように構成されたメモリ１３０と、ＴＬＢ１１０と、複数のキャッシュラインを含むメモリキャッシュ１２５とを含むことができる。 - 特許庁

To solve the problem that a cache memory cannot be automatically configured with appropriate stripe size and alignment characteristics if the cache memory is separated from a virtualized RAID controller.例文帳に追加

仮想ＲＡＩＤコントローラからキャッシュ・メモリを分離すると、適切なストライプ・サイズおよび調整特性でキャッシュ・メモリを自動的に構成することができない。 - 特許庁

A processing system (100) comprises a processor (114) on a die (116), a cache memory (126) present outside the die, and interconnection (130) with a high bandwidth between the processor and the cache memory.例文帳に追加

処理システム(100)は、ダイ(116)上のプロセッサ(114)と、ダイの外部にあるキャッシュメモリ(126)と、プロセッサとキャッシュメモリとの間の高い帯域幅の相互接続(130)とを含む。 - 特許庁

In one embodiment, access bandwidth to the remote memory cache is increased by distributing the remote memory cache across multiple system memories in the remote node.例文帳に追加

１実施例では、リモート・メモリ・キャッシュをリモート・ノード内の複数のシステム・メモリに渡って分散することにより、リモート・メモリ・キャッシュへのアクセス帯域幅が増加される。 - 特許庁

To provide a processor capable of reducing power consumption of an instruction cache memory by reducing the number of times for reading an instruction code from the instruction cache memory.例文帳に追加

命令キャッシュメモリから命令コードを読み出す回数を減らすことにより、命令キャッシュメモリの消費電力を削減することができるプロセッサを提供する。 - 特許庁

To allow a data processing apparatus to detect and cope with whether the absence of image data of a document element in a cache memory is due to low value of storing it in the cache memory.例文帳に追加

文書要素の画像データがキャッシュメモリにないことがキャッシュメモリに記憶する価値が低いためなのか否かを、データ処理装置が知って対処する。 - 特許庁

To keep intact the number of processes required to register or write back data in a cache memory even when the line size of the cache memory is expanded.例文帳に追加

キャッシュメモリのラインサイズが拡張された場合であっても、キャッシュメモリ内におけるデータの登録、書き戻しに要する処理回数を拡張前と同じとする。 - 特許庁

Thus only necessary data cache lines to be written in the cache memory 126 are previously read out from the system memory 128 in accordance with the characteristics of a device or a transaction.例文帳に追加

このように、装置またはトランザクションの特性に応じて、必要な量のデータ・キャッシュ行だけがシステム・メモリからキャッシュ・メモリへ事前取り出しされる。 - 特許庁

The method accordingly identifies the storage location of the data in either the processor cache or memory in the node having the processor issuing the request or in a processor cache or memory of another node.例文帳に追加

従って、該要求を発行するプロセッサを持つノード内の（あるいは別のノードの）プロセッサキャッシュまたはメモリ内のデータの格納場所を識別する。 - 特許庁

To provide a cache memory control circuit for properly detecting a write error to a cache memory and reducing penalty period at data recovery.例文帳に追加

キャッシュメモリへの書込不良を正確に検出すると共に、データリカバリに伴うペナルティ期間を短縮することが可能なキャッシュメモリ制御回路を提供する。 - 特許庁

An image processing apparatus 10 is connected to a main memory 30 for storing a plurality of pre-conversion pixel values and a cache memory 20 having a plurality of cache blocks.例文帳に追加

画像処理装置１０は、複数の変換前画素値を記憶するメインメモリ３０と、複数のキャッシュブロックを有するキャッシュメモリ２０とに接続される。 - 特許庁

When the write command held in the cache memory and the write command for writing to the same address are issued, the write command held in the cache memory is discarded.例文帳に追加

そして、キャッシュメモリーに保持されたライトコマンドと、同一のアドレスを書き込むライトコマンドが来たときに、キャッシュメモリーに保持されたライトコマンドを廃棄する。 - 特許庁

A system controller 203a issues a copy back invalidating instruction for a main memory 210a with respect to an address of a cache memory 204a corresponding to the retrieved cache line.例文帳に追加

そして、システムコントローラ２０３ａは、検索されたキャッシュラインに対応するキャッシュメモリ２０４ａのアドレスに、主メモリ２１０ａにコピーバックインバリデート指示を行う。 - 特許庁

To surely hold data to be cyclically used in a cache memory and to accelerate cache memory use in the information processor of the specified program of a high using frequency.例文帳に追加

特定の使用頻度の高いプログラムの情報処理装置で、周期的に使用するデータを、キャッシュメモリに確実に保持し、キャッシュメモリ使用の高速化を活かす。 - 特許庁

To eliminate a partial writing access to a common memory at the time of a cache writing mishit when pertinent data against a writing request does not exist in a cache memory.例文帳に追加

ライト要求に対する該当データがキャッシュメモリに存在しなかったキャッシュライトミスヒット時に、共有メモリに対する部分書込アクセスをなくすこと。 - 特許庁

Compressed data stored in the cache memory 100 is decompressed, and the decompressed data is written in the area secured in the cache memory (step S004).例文帳に追加

キャッシュメモリ１００に格納された圧縮データは伸長され、該伸長データはキャッシュメモリ内に確保された領域に書き込まれる（Ｓステップ００４）。 - 特許庁

If a cache error occurs in any of cache memories, new data from the memory 2 is registered in the initial registration cache 32(step S41-1), and data replaced in the initial registration cache 32 is registered in the secondary cache 34(step S41-2).例文帳に追加

全キャッシュメモリでキャッシュミスが生じると、メモリ２からの新規データは初期登録キャッシュ３２に登録され（ステップＳ４１−１）、初期登録キャッシュ３２で置き換えられたデータは２次キャッシュ３４に登録される（ステップＳ４１−２）。 - 特許庁

A tag memory control section 210 reads data stored in memory blocks MB1-MB4 and cache memory blocks CMB1-CMB4 or writes data to the memory block and the cache memory block by responding to a write address or a read address.例文帳に追加

タグメモリ制御部２１０は書き込みアドレスまたは読み取りアドレスに応答してメモリブロックＭＢ１〜ＭＢ４及びキャッシュメモリブロックＣＭＢ１〜ＣＭＢ４に格納されたデータを読み取るか、メモリブロック及びキャッシュメモリブロックにデータを書き込む。 - 特許庁

The data transfer from the nonvolatile memory to the cache memory involves error corrections to provide improved reliability.例文帳に追加

不揮発性メモリのデータをキャッシュメモリへ転送させる際は、エラー訂正を行い、信頼性の向上を図る。 - 特許庁

To prevent reduction of access speed of a main memory to an area wherein a cache memory of a CPU is disabled.例文帳に追加

CPUのキャッシュメモリがディスエーブルされている領域に対して、メインメモリのアクセス速度の低下を防止する。 - 特許庁

To reduce influence of memory latency generated from access to a main memory by a cache miss of a load instruction.例文帳に追加

ロード命令のキャッシュミスによるメインメモリへのアクセスから発生するメモリレイテンシの影響を軽減する。 - 特許庁

To implement a cache coherence protocol for a processor system including persistent memory in at least part of main memory thereof.例文帳に追加

メインメモリの少なくとも一部に持続性メモリを含むプロセッサシステムのキャッシュコヒーレンスプロトコルを実現する。 - 特許庁

First and second memory parts 48, 49 can be set in a cache memory mode or a RAM mode independently.例文帳に追加

第１、第２メモリ部４８、４９は、それぞれ独立に、キャッシュメモリ・モード又はＲＡＭモードに設定できる。 - 特許庁

To reduce access frequency to a tag memory and a data memory in a set-associative system cache device.例文帳に追加

セットアソシアティブ方式のキャッシュ装置において、タグメモリとデータメモリに対するアクセス回数を少なくする。 - 特許庁

A memory controller extracts information from the main memory 120 so as to initialize the cache 130.例文帳に追加

メモリコントローラは、前記キャッシュ１３０を初期化するように、前記メインメモリ１２０から情報を取り出す。 - 特許庁

To eliminate transmission delay by reading out data from a memory cell and writing it again without passing through a cache memory.例文帳に追加

キャッシュメモリを通さずにデータをメモリセルから読み出し、また書き込むことで、伝送遅延を解消する。 - 特許庁

The inconsistency detection part (25) detects inconsistency of a cache memory (22) at the timing of the occurrence of memory access.例文帳に追加

不一致検出部（２５）は、メモリアクセスの発生を契機としてキャッシュメモリ（２２）のデータ不一致を検出する。 - 特許庁

To provide an image processing device smoothly performing a data transfer from a cache memory to a main memory.例文帳に追加

キャッシュメモリからメインメモリへのスムーズなデータ転送を行うことができる画像処理装置を提供する。 - 特許庁

A processor core 5 of the PU 11 can use the built-in memory 1 as both of a main memory and a cache memory according to the address data.例文帳に追加

ＰＵ１１のプロセッサコア５は、アドレスデータにより、内蔵メモリ１を主メモリとしても、キャッシュメモリとしても利用することができる。 - 特許庁

The target memory block may thus be initialized without the cache memory holding a valid copy of the target memory block.例文帳に追加

したがって、ターゲット・メモリ・ブロックは、キャッシュ・メモリによりターゲット・メモリ・ブロックの有効なコピーを保持せずに初期設定することができる。 - 特許庁

This invention is constituted by dividing the instruction memory space of a main storage device 7 into an fixed area memory 1 and a cache memory 2.例文帳に追加

この発明は、主記憶装置７の命令メモリ空間を固定領域メモリ１とキャッシュメモリ２とに分割して構成される。 - 特許庁

The data processor is provided with a set associative type cache memory (2) to enable an associating operation to use tag information of an indexed cache line.例文帳に追加

インデックスされたキャッシュラインのタグ情報を用いる連想動作が可能なセットアソシアティブ型のキャッシュメモリ（２）を有する。 - 特許庁

To obtain a cache memory system device in which a cache miss does not occur and which can execute non-synchronous operation in a multiprocessor system, etc.例文帳に追加

キャッシュミスが発生せずにマルチプロセッサシステム等における無同期実行を可能にするキャッシュメモリシステム装置を得る。 - 特許庁

Meanwhile, when no target block data is stored in the cache memory, the cache control circuit reads the target block data from a DRAM.例文帳に追加

一方、キャッシュメモリに目的のブロックデータが格納されていない場合には、ＤＲＡＭから目的のブロックデータを読み込む。 - 特許庁

To shorten latency in the case of a cache miss by making a start in advance of a cache memory reference instruction and performing data replacement.例文帳に追加

キャッシュメモリ参照命令の実行より先行して起動してデータリプレースを行い、キャッシュミス時のレーテンシを短縮する。 - 特許庁

To obtain a high cache effect while effectively utilizing a limited memory source without performing cache processes more than necessary.例文帳に追加

必要以上にキャッシュ処理を行うことなく、限られたメモリ資源を有効に活用しつつ高いキャッシュ効果を得る。 - 特許庁

Even when the cache is hit, an access means 12 accesses the information whose cache is hit with respect to a main memory model 1.例文帳に追加

一方、アクセス手段１２は、キャッシュヒットでもそのキャッシュヒットした情報のアクセスを主メモリモデル１に対して行う。 - 特許庁

To suppress reduce data processing speed due to erroneous cache by excluding probabilistic elements from behaviors of a cache memory.例文帳に追加

キャッシュメモリの動作挙動から確率的な要素を排除して、キャッシュミスによるデータ処理速度の低下を抑制する。 - 特許庁

To dynamically vary the capacity of a cache memory in a cache system while maintaining the number of "ways".例文帳に追加

本発明は、キャッシュシステムにおいて、ｗａｙ数を維持したまま、キャッシュメモリの容量を動的に変更できるようにする。 - 特許庁

A cache memory 300 comprises a two-bit saturation counter 320-n associated with each cache line and an N-bit global counter 310.例文帳に追加

キャッシュメモリ３００は、各キャッシュラインと関連する２ビット飽和カウンタ３２０−ｎと、Ｎビットグローバルカウンタ３１０を含む。 - 特許庁

By snooping a kill-type operation for the virtual cache inside the system memory, the cache coherency of the software state in maintained.例文帳に追加

システムメモリ内のバーチャルキャッシュに対してキルタイプ動作をスヌープすることによって、ソフト状態のキャッシュコヒーレンシを維持する。 - 特許庁

To provide a method and a device for replacing a cache line in a computer system having a set associative cache memory.例文帳に追加

セット・アソシアティブ・キャッシュ・メモリを備えたコンピュータ・システムにおいてキャッシュ・ラインを置き換える方法と装置を提供する。 - 特許庁

On the side of the cache memory 3, by preparing a comparator circuit so as to be the cache memory error from the previous reported result, the state of generating the cache memory error is formed when the instruction read at the time of program debugging is the conditional branching instruction.例文帳に追加

キャッシュメモリ３側では先の通知結果からキャッシュメモリミスになるように比較回路を作っておくことで、プログラムデバッグ時において読み込まれた命令が条件分岐命令の際には、キャッシュメモリミスを発生させる状態を作る。 - 特許庁

A multi-way set associative cache memory 6 is provided with lockdown control circuits 26 and 48 for controlling portions of the cache memory to store data which is locked within the cache memory 6 (i.e. not subjected to eviction).例文帳に追加

マルチウェイ群連想方式キャッシュ・メモリ６には、キャッシュ・メモリ６内にロックされている（すなわち、追い立てを受けない）データを記憶するよう当該キャッシュ・メモリの部分を制御するためのロックダウン制御回路２６、４８が設けられる。 - 特許庁