「Memory Cache」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The cache system determines that an object, such as an image file, is missing from the cache memory, locates sufficient components from the cache memory and/or external storage, and constructs the object from the located components.例文帳に追加

キャッシュシステムは、イメージファイル等のオブジェクトがキャッシュメモリから欠落していると判断し、キャッシュメモリおよび／または外部メモリから十分なコンポーネントを見つけ出し、見つけ出したコンポーネントからオブジェクトを構築する。 - 特許庁

A cache memory is operated by a write-through mode, and operation at the time of occurrence of a cache mistake is performed when no data corresponding to the cache memory exists or when error is occurring even if the data exists.例文帳に追加

キャッシュメモリをライトスルー方式で動作させると共に、キャッシュミス発生時の動作を、キャッシュメモリに対応するデータが無い場合か、データがあってもエラーが発生している場合に行なうようにする。 - 特許庁

An instruction cache controller 213 connected with a cache memory generates a cache access for invalidating the designated cache block in response to the reception of the buffered address from the ICBI address buffer.例文帳に追加

キャッシュメモリに結合された命令キャッシュコントローラ（２１３）は、ＩＣＢＩアドレスバッファからのバッファされたアドレスの受け取りに応答して、指定されたキャッシュブロックを無効化するためにキャッシュアクセスを生成する。 - 特許庁

When the image cache data are not stored in the image cache data memory unit 131, an image cache generating unit 151 imparts the image cache identifier generated by the image cache identifier generating unit 113 to the original image data to generate image cache data, and the image cache data are stored in the image cache data storage unit 131.例文帳に追加

画像キャッシュデータが画像キャッシュデータ記憶部１３１に格納されていない場合は、画像キャッシュ生成部１１５が、画像キャッシュ識別子生成部１１３で生成した上記画像キャッシュ識別子を上記オリジナル画像データに付与して画像キャッシュデータを生成し、該画像キャッシュデータを画像キャッシュデータ記憶部１３１に格納する。 - 特許庁

The disk drive includes a first flush cache memory location, a second flush cache memory location, and a controller for writing information associated with a flush cache write command in one of the first and second flush cache memory locations.例文帳に追加

ディスクドライブは、第１のフラッシュキャッシュメモリ領域、第２のフラッシュキャッシュメモリ領域、及び、フラッシュキャッシュへの書き込み命令に関連付けられた情報を、第１のフラッシュキャッシュメモリ領域と前記第２のフラッシュキャッシュメモリ領域のうちのいずれか一方に書き込むコントローラを備える。 - 特許庁

The memory access analysis device 10 includes: a memory access trace information acquisition part 104a acquiring memory access trace information including a memory access address to be accessed; a cache capacity index acquisition part 104b acquiring a cache capacity index indicating cache capacity necessary for a cache hit at every memory access; and an output part 108 outputting the cache capacity index acquired by the cache capacity index acquisition part 104b.例文帳に追加

メモリアクセス解析装置１０は、メモリアクセスの対象となったメモリアクセスアドレスを含むメモリアクセストレース情報を取得するメモリアクセストレース情報取得部１０４ａと、メモリアクセス毎に、キャッシュヒットに必要なキャッシュ容量を示すキャッシュ容量指標を取得するキャッシュ容量指標取得部１０４ｂと、キャッシュ容量指標取得部１０４ｂによって取得されたキャッシュ容量指標を出力する出力部１０８と、を備えている。 - 特許庁

To provide a disk array device capable of effectively using a cache at the time of operating data resident on a cache memory by flexibly controlling the residence of data on the cache memory, and a cache control method for the disk array device.例文帳に追加

キャッシュメモリ上のデータの常駐化を、フレキシブルに制御することにより、キャッシュメモリ上にデータを常駐化させて運用する際のキャッシュの有効利用を図ることのできるディスクアレイ装置およびディスクアレイ装置のキャッシュ制御方法を提供する。 - 特許庁

When the computer system accepts directions of memory dump, the read cache domain and write cache domain which completes write-in to the data storing part 25 among the write cache domain are assigned as a dump cache domain 23d which maintains the dumped memory contents temporarily.例文帳に追加

メモリダンプの指示があった場合に、リードキャッシュ領域と、ライトキャッシュ領域の内でデータ格納部２５への書き込みが終了しているライトキャッシュ領域とを、ダンプするメモリ内容を一時保持するダンプキャッシュ領域２３ｄとして割り当てる。 - 特許庁

A hit mistake counting circuit 300 to hold frequency in which cache hit or cache erroneous hit are continuously generated corresponding to each entry and a writing control circuit 400 to control whether the replacement of entry of the cache memory is inhibited or not are include in the cache memory.例文帳に追加

キャッシュメモリの各エントリに対応してキャッシュヒットまたはキャッシュミスヒットが連続して発生している回数を保持するヒットミスカウント回路３００と、キャッシュメモリのエントリのリプレースを禁止するか否かを制御する書込制御回路４００とを含む。 - 特許庁

To provide a method of controlling mode switching between normal mode (one bit is composed of one memory cell) and highly reliable mode (one bit is composed of two memory cells) in a cache memory; and a method of arranging highly reliable data to the cache memory.例文帳に追加

キャッシュメモリにおいて通常モード（１ビットを１メモリセルで構成）と高信頼性モード（１ビットを２メモリセルで構成）のモード切替を行う制御方法、キャッシュメモリへの高信頼性データの配置方法を提供する。 - 特許庁

In response to a determination that the target memory block has a data-invalid coherency state with respect to the cache memory, the cache memory issues on interconnection a corresponding initialization request indicating the target memory block.例文帳に追加

ターゲット・メモリ・ブロックがキャッシュ・メモリに対するデータ無効コヒーレンス状態を有するという判断に応答して、キャッシュ・メモリは、ターゲット・メモリ・ブロックを示す対応する初期設定要求を相互接続上で発行する。 - 特許庁

To increase process efficiency by reducing power consumption of a cache memory.例文帳に追加

キャッシュメモリにおける消費電力を低減し、処理効率の向上を図ること。 - 特許庁

To practically use a cache memory according to contents of an application to be executed.例文帳に追加

実行するアプリケーションの内容に応じてキャッシュメモリを有効に活用する。 - 特許庁

Therefore, usual data and the stack data can be held in a single cache memory.例文帳に追加

これにより、通常のデータとスタックデータとを１つのキャッシュメモリに保持できる。 - 特許庁

INFORMATION PROCESSOR EQUIPPED WITH WRITE-BACK CACHE AND DIAGNOSTIC METHOD OF MAIN MEMORY THEREOF例文帳に追加

ライトバックキャッシュを備える情報処理装置、及びその主メモリ診断方法 - 特許庁

To prevent such a state that data on a cache memory are not written back for a long time.例文帳に追加

キャッシュメモリ上のデータが長時間ライトバックされない状態を防止する。 - 特許庁

To increase the operation frequency of an information processor adopting a cache memory.例文帳に追加

キャッシュメモリを採用する情報処理装置の動作周波数を大きくする。 - 特許庁

To provide an improved technique for protecting a memory cache from a soft error.例文帳に追加

ソフトエラーからメモリキャッシュを保護するための改善された技術を提供する。 - 特許庁

To provide a cache memory system capable of further preventing influence of soft error.例文帳に追加

よりソフトエラーの影響を抑えることのできるキャッシュメモリシステムを提供する。 - 特許庁

To provide a cache memory system capable of avoiding useless repetition of reading and writing.例文帳に追加

読み出し書き込みの無駄な繰り返しを避けたキャッシュメモリシステムを提供する。 - 特許庁

To reduce the cost of a system on which a cache memory holding stack data is mounted.例文帳に追加

スタックデータを保持するキャッシュメモリが搭載されるシステムのコストを削減する。 - 特許庁

Data of 256 bits are transferred from the DRAM 11 to the cache memory 12 at a time.例文帳に追加

ＤＲＡＭ１１からキャッシュメモリ１２への２５６ビットのデータを一度に転送する。 - 特許庁

A register file is used as the physical configuration element of a memory of an instruction cache tag.例文帳に追加

命令キャッシュタグのメモリの物理的構成要素としてレジスタファイルを用いる。 - 特許庁

To provide a device and a method for direct access to a cache memory.例文帳に追加

キャッシュ・メモリに対する直接アクセスのための方法および装置を提供する。 - 特許庁

To provide a high speed cache memory in which old data is not used.例文帳に追加

高速で旧いデータが使用されることのないキャッシュメモリを提供すること。 - 特許庁

To prevent increase in memory access due to cache mishit by the processing unit of compression.例文帳に追加

圧縮の処理単位でのキャッシュミスヒットによるメモリアクセスの増加を防ぐこと。 - 特許庁

METHOD AND DEVICE FOR IMPROVING SYSTEM PERFORMANCE BY USING SHARED CACHE MEMORY例文帳に追加

共有キャッシュメモリを用いてシステム性能を向上させる方法および装置 - 特許庁

CACHE MEMORY FAST REFERRING METHOD, AND DATA PROCESSOR AND DATA PROCESSING METHOD USING SAME例文帳に追加

キャッシュメモリ高速参照方法とこれを用いたデータ処理装置及び方法 - 特許庁

To provide a cache memory device which can attain high-speed invalidation processing.例文帳に追加

無効化処理の高速化を図ることが可能なキャッシュメモリ装置を提供する。 - 特許庁

To output the hit rate of a cache memory within a certain cycle in real time.例文帳に追加

一定のサイクル内のキャッシュメモリのヒット率をリアルタイムに出力可能とする。 - 特許庁

The memory access latency is shortened by use of information of a cache copy tag and snooping.例文帳に追加

スヌープとキャッシュコピータグの情報を使ってメモリアクセスレイテンシの短縮を図る。 - 特許庁

Each web server 5 provides a cache memory 55 which memorizes copy data of the master data.例文帳に追加

Ｗｅｂサーバ５は、それぞれ、マスタデータのコピーデータを記憶するキャッシュメモリ５５を備える。 - 特許庁

To improve processing efficiency by reducing power consumption in a cache memory.例文帳に追加

キャッシュメモリにおける消費電力を低減し、処理効率の向上を図ること。 - 特許庁

Thus, the capacity of the storage control part cache memory 64 is suppressed.例文帳に追加

これにより、記憶制御部キャッシュメモリ６４の容量を抑制することができる。 - 特許庁

To obtain a cache memory that is specialized in respective properties by switching between a processing method for operating a data cache and that of operating as an instruction cache.例文帳に追加

データキャッシュとして動作する場合と命令キャッシュとして動作する場合の処理方法を切り替えることにより、それぞれの性質に特化したキャッシュメモリを提供する。 - 特許庁

According to the cache use information stored in the second register 11a, the cache control circuit 11 turns the cache memory 11b into available state or unavailable state.例文帳に追加

キャッシュ制御回路１１は、第２のレジスタ１１ａに格納されたキャッシュ使用情報に従って、キャッシュメモリ１１ｂを使用可能状態又は使用不可状態にする。 - 特許庁

When a cache line referred to is corrected in a local cache (a cache subsystem, corresponding to the processor under execution of instructions), it is written back to a main memory.例文帳に追加

参照されたキャッシュ・ラインがローカル・キャッシュで修正されている場合（命令実行中のプロセッサに対応するキャッシュ・サブシステム）、それはメイン・メモリにライトバックされる。 - 特許庁

To increase the processing speed furthermore in a memory access device which has the processing speed increased by using a high-speed cache memory besides a low-speed memory.例文帳に追加

低速メモリの他に高速のキャッシュメモリを使用して処理の高速化を図ったメモリアクセス装置において、さらなる高速化を図る。 - 特許庁

To provide a memory controller and a memory control method for efficiently executing the temporary storage of write data to a cache memory.例文帳に追加

キャッシュメモリへのライトデータの一時記憶を効率的に行うことが可能なメモリ制御装置及びメモリ制御方法を提供する。 - 特許庁

Upon receiving the write request, the slave controller alters the attributes of the buffer memory for storing the write data, from the buffer memory to the cache memory.例文帳に追加

スレーブコントローラは該ライト要求を受信すると、ライトデータを保存するバッファメモリの属性をバッファメモリからキャッシュメモリに変更する。 - 特許庁

In a memory system, a memory unit is equipped with a plurality of memory modules for storing a cache line including a data bit and a related information bit.例文帳に追加

メモリシステムにおいて、メモリユニットは、データビットおよび関連する情報ビットを含むキャッシュラインを記憶する複数のメモリモジュールを備える。 - 特許庁

The cache is cleared at every passage of a round trip time of transfer between a local memory and a remote memory, equivalent to coming of the next transfer command by releasing rewrite lock on the local memory side so that data not agreeing with the local memory are not stored in the cache memory 6.例文帳に追加

キャッシュメモリ６にローカルメモリと一致しないデータが蓄えられないように、ローカルメモリ側の書き換えロックがはずされて次の転送命令がくるのに相当する、ローカルメモリ−リモートメモリ間の転送のラウンドトリップタイム経過ごとに、キャッシュをクリアする。 - 特許庁

To provide a memory management system, preventing an increase in a hardware scale and efficiently managing the consistency of a cache memory and a shared memory in processing an image in a multi-processor system having a plurality of processors, the cache memory and the shared memory.例文帳に追加

複数のプロセッサ、キャッシュメモリ及び共有メモリを有したマルチプロセッサシステムで画像処理を行うときに、ハードウェア規模の増大を防ぎ、効率よくキャッシュメモリおよび共有メモリの整合性を管理できるメモリ管理システムを提供することである。 - 特許庁

A status code indicating whether a processor core for holding an object address in an L1 cache memory exists or not is given to an L2 cache tag 22.例文帳に追加

対象アドレスをＬ１キャッシュメモリに保持するプロセッサコアが存在するか否かを示すステータスコードをＬ２キャッシュタグ２２に付す。 - 特許庁

Memory allocation cache access is detected by an address decoder AD after a cache controller receives an access request from a CPU 2a.例文帳に追加

メモリ割り付けキャッシュアクセスは、ＣＰＵ２ａからアクセス要求をキャッシュコントローラが受理した後、アドレスデコーダＡＤで検知される。 - 特許庁