「Memory Cell」に関連した英語例文の一覧と使い方(84ページ目) - Weblio英語例文検索

A second memory cell MC211 is disposed on the opposite side of the semiconductor substrate SB of the second line BL11.例文帳に追加

第２のメモリセルＭＣ２１１は、第２のラインＢＬ１１の半導体基板ＳＢと反対側に配されている。 - 特許庁

A first memory cell MC111 is disposed on the opposite side of a semiconductor substrate SB of a first line WL11.例文帳に追加

第１のメモリセルＭＣ１１１は、第１のラインＷＬ１１の半導体基板ＳＢと反対側に配されている。 - 特許庁

A single zero-dimensional surface element is stored in a memory about each cell 200 oriented on the surface of the object.例文帳に追加

単一ゼロ次元面エレメントはオブジェクトの面上に定位された各セル２００についてメモリに記憶される。 - 特許庁

A semiconductor storage device 1 is provided with a nonvolatile memory cell in which data writing is restricted to a prescribed logical value.例文帳に追加

半導体記憶装置１はデータ書き込みが所定論理値に制限される不揮発性メモリセルを備える。 - 特許庁

In this case, bit lines BL form a line twist in a bit line twist region 8 in a memory cell field 1.例文帳に追加

この場合、メモリセルフィールド１において、ビットラインＢＬがビットラインツイスト領域８内でツイストを形成している。 - 特許庁

Each detected value is transmitted from a cell controller 10 to a battery controller 20 to be accumulated in a memory 202 of the battery controller 20.例文帳に追加

各検出値は、セルコントローラ１０からバッテリコントローラ２０へ送り、バッテリコントローラ２０のメモリ２０２に蓄積する。 - 特許庁

To provide a nonvolatile semiconductor device in which the reliability of a memory cell is improved without using an operational amplifier.例文帳に追加

本発明は、オペアンプを用いずに、メモリセルの信頼性を向上可能な不揮発性半導体装置を提供する。 - 特許庁

By an erase control circuit, an erase pulse is impressed until data of the real memory cell are erased at the erasing operation.例文帳に追加

消去制御回路は、消去動作時に、リアルメモリセルのデータが消去されるまで消去パルスを印加する。 - 特許庁

To provide a semiconductor device forming a highly reliable memory cell, and also to provide a method for manufacturing the same.例文帳に追加

信頼性の高いメモリセルを形成することが可能な半導体装置及びその製造方法を提供する。 - 特許庁

A memory cell array is refreshed based on the external signal supplied through terminals and the refresh information.例文帳に追加

メモリセルアレイは、端子を介して供給される外部信号とリフレッシュ情報とに基づいて、リフレッシュが行われる。 - 特許庁

To provide a storage system having sufficient durability for especially rewriting through the system comprises a memory cell of multi-level storage.例文帳に追加

多値記憶のメモリセルを含みながらも、特に書き換えに関する耐久性に富む記憶システムを提供すること。 - 特許庁

For each memory cell transistor, an offset structure is made on the side of the drain, and a non-offset structure is made on the source side.例文帳に追加

各メモリセルトランジスタは、ドレイン側にオフセット構造が形成され、ソース側に非オフセット構造が形成される。 - 特許庁

A silicon nitrided film 10 by vacuum CVD is left as a sidewall insulating film on the gate sidwall of the memory cell.例文帳に追加

メモリセルのゲート側壁に減圧ＣＶＤによるシリコン窒化膜１０が側壁絶縁膜として残置される。 - 特許庁

A transistor is not connected to GND, thereby simplifying the replacement of data in the memory cell.例文帳に追加

メモリセルにおいて、トランジスタをＧＮＤと非接続にすることにより、データの書き替えを簡略化することができる。 - 特許庁

The yield can be improved by performing a threshold value test of a memory cell after batch stress applying tests of a plurality of kinds.例文帳に追加

複数種類の一括ストレス印加試験後にメモリセルの閾値検査を行うことで歩留向上が図れる。 - 特許庁

An interlayer dielectric is formed on the memory cell array, and the metal bit line 212 is embedded therein.例文帳に追加

メモリセルアレイ上には層間絶縁膜が形成されており、金属ビット線２１２は、それに埋め込み形成されている。 - 特許庁

A memory cell array is constituted of two sub-arrays 17i, 17j which can perform independently activation.例文帳に追加

メモリセルアレイは、独立して活性化を行うことができる２つのサブアレイ１７ｉ、１７ｊにより構成されている。 - 特許庁

In other words, in the semiconductor storage device, the driver circuit and the memory cell array are provided overlapping with each other.例文帳に追加

すなわち、当該半導体記憶装置においては、駆動回路と、メモリセルアレイとが重畳して設けられる。 - 特許庁

A memory cell block is selected by word selecting lines WSL1, WSL2 and bit selecting lines BSL1, BSL2.例文帳に追加

ワード選択線ＷＳＬ１，ＷＳＬ２およびビット選択線ＢＳＬ１，ＢＳＬ２によりメモリセルブロックを選択する。 - 特許庁

The expected value generating circuit 12 generates an expected value when the outside of an address space of the memory cell array 11 is accessed.例文帳に追加

期待値生成回路１２は、メモリセルアレイ１１のアドレス空間外がアクセスされた時に、期待値を生成する。 - 特許庁

To provide a semiconductor protection circuit enhancing a degree of freedom in voltage which can be applied to a word line of a memory cell during operation.例文帳に追加

動作時に、メモリセルのワード線に印加できる電圧の自由度を高めた半導体保護回路を提供する。 - 特許庁

The different SiN films 4 are formed on driver/access/load transistors in the SRAM memory cell.例文帳に追加

たとえば、ＳＲＡＭメモリセルにおけるドライバ／アクセス／ロードトランジスタ上に各々異なるＳｉＮ膜４が形成される。 - 特許庁

Gaps 103 and 104 are formed between a word line W1 of a memory cell transistor and n+ type diffusion regions N21 and N12.例文帳に追加

メモリセルトランジスタのワード線Ｗ_1 とｎ^+ 型拡散領域Ｎ_21，Ｎ_12との間に、隙間１０３，１０４を形成する。 - 特許庁

In a second step, 'applying erasure pulse' is performed, threshold voltage of a memory cell being most 'erase slow' is made 1.5 V or less.例文帳に追加

第２の段階では、「消去パルス印加」を行って、最もイレーススローなメモリセルの閾値電圧を１.５Ｖ以下にする。 - 特許庁

Thereby, a charge pump circuit or the like are not required, a leak current at off of the memory cell can be reduced.例文帳に追加

これにより、チャージポンプ回路等を必要とせず、メモリセルのオフ時のリーク電流を減少させることができる。 - 特許庁

The device is provided with a dummy cell that is arranged between columns and whose distances from adjoining memory elements are equal.例文帳に追加

本装置は、カラムとカラムとの間に配置され、かつ、隣接する記憶素子からの距離が等しいダミーセルを備える。 - 特許庁

A plurality of memory cell transistors MT have active regions Sa thereof separated from each other by an element separating groove 2.例文帳に追加

複数のメモリセルトランジスタＭＴは、活性領域Ｓａが素子分離溝２によって互いに分離している。 - 特許庁

To provide a semiconductor memory device capable of suppressing write disturbance without increasing area of a cell array.例文帳に追加

セルアレイ面積を増大させることなく、書き込みディスターブを抑制可能な半導体記憶装置を提供する。 - 特許庁

To provide an EEPROM (R) device without a disturbing phenomenon at the time of writing into a memory cell.例文帳に追加

メモリセルへの書き込み時にディスターブ現象が生じないＥＥＰＲＯＭ(登録商標)装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor storage device whose write/erase characteristics of each memory cell can be made as uniform as possible.例文帳に追加

各メモリセルの書込消去特性を極力一定にできる不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor storage device with which a voltage required for operating a selected memory cell is certainly generated.例文帳に追加

選択メモリセルの動作に必要な電圧を確実に生成することのできる半導体記憶装置を提供する。 - 特許庁

A memory cell MC stores data by the first to n-th threshold voltage (n is a natural number of two or more).例文帳に追加

メモリセルＭＣは、第１閾値電圧乃至第ｎ閾値電圧（ｎは２以上の自然数）により、データを記憶する。 - 特許庁

A sense amplifier 30 amplifies a signal read out from the memory cell MC through the bit line BL.例文帳に追加

センスアンプ３０は、この状態のビット線ＢＬを介してメモリセルＭＣから読み出される信号を増幅する。 - 特許庁

To stably provide a semiconductor apparatus having a memory cell for preventing a short circuit between word lines.例文帳に追加

ワードライン同士のショート発生しにくいメモリセルを備えた半導体装置を安定して実現できるようにする。 - 特許庁

A memory cell array 1 is divided into two banks of BANK1 and BANK2 for performing dual operation.例文帳に追加

メモリセルアレイ１は、デュアルオペレーション動作を行わせるために二つのバンクＢＡＮＫ１とＢＡＮＫ２に分割される。 - 特許庁

To provide an apparatus performing appropriately refresh of a memory cell having different data holding time by suppressing increase of noise in sensing.例文帳に追加

センス時のノイズの増大を抑止し、データ保持時間の異なるメモリセルのリフレッシュを適格に行う装置の提供。 - 特許庁

Further, an index table consisting of cell group codes and head addresses is stored in a RAM (1 to 4) functioning as a cache memory.例文帳に追加

またセルグループコードと先頭アドレスからなるインデックステーブルをキャッシュメモリとして機能するＲＡＭ(1-4)に記憶する。 - 特許庁

Also, all word lines WL of the memory cell transistor 16 are set to a non-selection state by a multiplexer 19.例文帳に追加

また、マルチプレクサ１９によりメモリセルトランジスタ１６のワード線ＷＬを全て非選択状態に設定する。 - 特許庁

To improve write-in characteristic operations of a static type memory cell and to improve the lower limiting voltage characteristic and stability.例文帳に追加

スタティック型メモリセルの書込特性動作を改善、および下限電圧特性および安定性を向上する。 - 特許庁

To suppress an increase in Yupin effect due to miniaturization of a memory cell, and suppress a decrease in a coupling rate.例文帳に追加

メモリセルの縮小化に伴うＹｕｐｉｎ効果の増大を抑制すると共に、カップリング比の低減も抑制する。 - 特許庁

To provide a manufacturing method for an AND-type flash memory cell by which the high-degree integration of a diffusion-layer wiring density can be obtained.例文帳に追加

拡散層配線密度の高集積化を実現したアンドタイプフラッシュメモリセルの製造方法を提供する。 - 特許庁

Also the respective control gates CG1 and CG2 are stacked up in the height direction of a memory cell MC, while insulating them from each other.例文帳に追加

また、各コントロールゲートＣＧ１、ＣＧ２を相互に絶縁しつつメモリセルＭＣの高さ方向に積み重ねている。 - 特許庁

Thereby, the control circuit raises a potential of the first wiring connected to the memory cell up to a third potential by coupling.例文帳に追加

これによりメモリセルに接続された第１配線の電位をカップリングにより第３の電位まで上昇させる。 - 特許庁

The semiconductor device comprises a memory cell 2, a sense amplifier 3, a power supply circuit 4, a power supply controller 5, and a sense dummy circuit 6.例文帳に追加

メモリセル２と、センスアンプ３と、電源回路４と、電源制御回路５と、センスダミー回路６とを具備する。 - 特許庁

A memory cell is formed into which N-channel and P-channel transistors A, B, having different conduction types from each other, are fitted alternately.例文帳に追加

異なる導電型のＮチャネルトランジスタＡとＰチャネルトランジスタＢとを交互に嵌めたメモリセルを形成する。 - 特許庁