「Memory Cell」に関連した英語例文の一覧と使い方(85ページ目) - Weblio英語例文検索

In a semiconductor device 1, a memory cell MC stores data in a nonvolatile manner by utilizing a difference of threshold voltage.例文帳に追加

半導体装置１において、メモリセルＭＣは、閾値電圧の相違を利用してデータを不揮発的に記憶する。 - 特許庁

A first transistor TR2 is provided between a true node A of a SRAM memory cell 102 and the true bit line (BLT).例文帳に追加

第１トランジスタＴＲ２は、ＳＲＡＭメモリセル１０２の真ノードＡと真ビットライン（ＢＬＴ）の間に設けられる。 - 特許庁

In a memory cell (MC), driver transistor source contacts (DV1, DV2) are short-circuited by internal metal wiring (9b).例文帳に追加

メモリセル（ＭＣ）内において、ドライバトランジスタソースコンタクト（ＤＶ１，ＤＶ２）を、内部の金属配線（９ｂ）により短絡する。 - 特許庁

To provide a semiconductor device including a flash memory cell for enhancing an yield and reliability, and a method of manufacturing the semiconductor device.例文帳に追加

歩留まりと信頼性を高めるフラッシュメモリセルを備えた半導体装置とその製造方法を提供する。 - 特許庁

One bit memory cell MC is composed of one MIS transistor formed in a floating silicon layer 12.例文帳に追加

１ビットのメモリセルＭＣがフローティングのシリコン層１２に形成された一つのＭＩＳトランジスタにより構成される。 - 特許庁

To increase a hot electron(HE) implanting efficiency when a MONOS- type memory cell is written and improve scaling property.例文帳に追加

ＭＯＮＯＳ型メモリセルの書き込み時のホットエレクトロン（ＨＥ）注入効率を上げ、またスケーリング性を向上させる。 - 特許庁

A selectively conductive organic semiconductor (e.g., polymer) device available as a memory cell is provided.例文帳に追加

本発明はメモリセルとして利用できる選択的導電性有機半導体（例えば、ポリマー）デバイスを提供する。 - 特許庁

The plurality of signal-line drawing portions are arranged around the memory cell array and are connected to the plurality of signal lines.例文帳に追加

複数の信号線引き出し部は、メモリセルアレイの周辺に配され、複数の信号線に接続されている。 - 特許庁

A memory cell has a first electrode, a second electrode, an insulating material 206, and a phase variation material 208.例文帳に追加

メモリセルは、第１の電極、第２の電極、絶縁材料２０６、および相変化材料２０８を有している。 - 特許庁

As the bit lines and the control gate lines of the memory array are orthogonal, they can be erased with a cell unit.例文帳に追加

メモリ・アレーのビット線及びコントロール・ゲート線は直交しているので、セル単位で消去することができる。 - 特許庁

To prevent the deterioration of hot-carrier characteristics by the injection of charges from a memory cell to a peripheral-circuit transistor.例文帳に追加

メモリセル部から周辺回路トランジスタへ電荷が注入されてホットキャリア特性が劣化することを防止する。 - 特許庁

Data of each bit read out simultaneously from a memory cell array MSA is amplified to a logical level by data amplifiers DA0 to DA7.例文帳に追加

メモリセルアレイＭＳＡから同時に読み出した各ビットのデータをデータアンプＤＡ0〜ＤＡ7で論理レベルに増幅する。 - 特許庁

Rewriting for a memory cell 5 is performed with arbitrary timing after data is transferred to the logic section 3 from the DRAM array section 1.例文帳に追加

メモリセル5への書き戻しは、ＤＲＡＭアレイ部1からロジック部にデータを転送した後に、任意のタイミングで行う。 - 特許庁

To provide a method for forming an epitaxial grown ferroelectric capacitor on a highly integrated memory cell.例文帳に追加

エピタキシャル成長された強誘電体キャパシタを、高集積化されたメモリセルに形成する方法を提供する。 - 特許庁

These states can be switched over by injecting a spin-polarized electron current into the memory cell.例文帳に追加

これらの状態は記憶セル内にスピン偏極した電子流を注入することによりスイッチング可能である。 - 特許庁

The bit of each memory cell 33 changes from 0 to 1 when a specified amount or more of ultraviolet ray is received.例文帳に追加

各メモリセル３３は、紫外光を所定量以上受光することによりビットが０から１に変化する。 - 特許庁

Each memory cell 104 also has at least one ferromagnetic soft-reference layer 206 with the non-pinned orientation of magnetization.例文帳に追加

各メモリセル104は、磁化の向きがピン止めされていない少なくとも１つの強磁性軟基準層206をさらに有する。 - 特許庁

A memory cell 1 comprises source drain regions 3, channel regions 4, floating gate electrodes 5, 6 and control gate electrodes 7.例文帳に追加

メモリセル１は、ソース・ドレイン領域３、チャネル領域４、浮遊ゲート電極５，６、制御ゲート電極７からなる。 - 特許庁

A selector circuit 74 outputs selectively eight data out of plural data read out from a spare memory cell.例文帳に追加

セレクタ回路７４は、スペアメモリセルアレイから読出された複数のデータのうち、８個のデータを選択的に出力する。 - 特許庁

Each first selection circuit selectively supplies the data from the memory cell array to the first or second internal data bus.例文帳に追加

各第１選択回路は、メモリセルアレイからのデータを第１又は第２内部データバスに選択的に供給する。 - 特許庁

This memory cell programming method includes a first programming step, a second programming step and a stabilization step.例文帳に追加

本発明は、第１プログラミングステップ、第２プログラミングステップ、及び安定化ステップを含むメモリセルプログラミング方法に関する。 - 特許庁

The two nitride memory cell elements underlie two shared control gates on both sidewalls of a select gate.例文帳に追加

前記２つの窒化膜メモリセル要素は、選択ゲートの双方の側壁の上で２つの共用コントロールゲートの下にある。 - 特許庁

METHOD FOR FORMING SEMICONDUCTOR ARRAY OF FLOATING GATE MEMORY CELL HAVING STRAP REGION AND PERIPHERAL LOGIC DEVICE REGION例文帳に追加

ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法 - 特許庁

Such a semiconductor memory cell can especially be produced cost-effectively and allows a high integration density.例文帳に追加

このような半導体メモリセルは、特にコスト効率よく製造することができ、かつ高集積度を達成できる。 - 特許庁

MEMORY CELL STRUCTURE OF METAL PROGRAMMABLE ROM CAPABLE OF SAVING ENERGY BY IMPROVING INTEGRATION RATE AND READ-OUT OPERATION SPEED例文帳に追加

集積度及び読出し動作速度を向上させ、省エネルギー性となるメタルプログラマブルＲＯＭのメモリセル構造 - 特許庁

To provide a memory repair circuit utilizing an anti-fuse having MOS structure which can repair a defective cell.例文帳に追加

欠陥のあるセルをリペアすることのできるＭＯＳ構造のアンチヒューズを利用したメモリリペア回路を提供する。 - 特許庁

To provide a dynamic type RAM which can evaluate an information holding characteristic of a memory cell with simple constitution.例文帳に追加

簡単な構成でメモリセルの情報保持特性の評価を可能としたダイナミック型ＲＡＭを提供する。 - 特許庁

To improve stability of a memory cell without causing destruction of data in write or read.例文帳に追加

本発明は、書込または読出においてデータ破壊を起こすことなく、メモリセルの安定性を高めることを目的とする。 - 特許庁

A bit line SBL3 connected to a drain region of a first adjacent memory cell transistor is made a floating state.例文帳に追加

第１隣接メモリセルトランジスタＭＣ０３のドレイン領域につながるビット線ＳＢＬ３をフローティング状態にする。 - 特許庁

To provide a semiconductor storage device capable of reducing the size of a memory cell and increasing the storage capacity.例文帳に追加

メモリセルのサイズをより縮小し、記憶容量を増大させることが可能な半導体記憶装置を提供する。 - 特許庁

The memory cell comprises PMOS drive transistors (170, 180) and NMOS pass transistors (150, 160).例文帳に追加

本発明は、ＰＭＯＳドライブトランジスタ（１７０、１８０）とＮＭＯＳパストランジスタ（１５０、１６０）とを有するメモリセルに関する。 - 特許庁

To decrease a processing amount in the case of cell search and to reduce a memory amount required for synchronizing acquisition.例文帳に追加

セルサーチの際の処理量が少なく、しかも同期捕捉の際に必要となるメモリ量を小さくできること。 - 特許庁

Also, the memory cell is provided with a body plate line 106 controlling a potential of a body 105 of the electric field effect type transistor.例文帳に追加

かつ、その電界効果型トランジスタのボディ１０５の電位を制御するボディプレート線１０６を備えている。 - 特許庁

To solve a problem relating a SDT junction having a defect in a memory array of a resistive cell intersection.例文帳に追加

抵抗性セル交差点メモリアレイにおける欠陥のあるＳＤＴ接合に関連した問題を克服すること。 - 特許庁

To prevent operation failure from being generated in a transistor at a peripheral circuit at the boundary to the memory cell of a DRAM.例文帳に追加

ＤＲＡＭのメモリーセルとの境界にある周辺回路のトランジスタに作動不良が生じないようにする。 - 特許庁

Also, the charge balancing bias mechanism is applied prior to the beginning of program and erase cycles of the memory cell.例文帳に追加

同様に、電荷均衡化バイアス機構は、メモリセルのプログラムおよび消去サイクルの開始の前に適用される。 - 特許庁

The magnetoresistive sensor conducts a read current representative of data stored in the memory cell during a read interval.例文帳に追加

磁気抵抗センサは、読出し間隔の間に、メモリセルに格納されたデータを表す読出し電流を導通する。 - 特許庁

To offer a large scale integrated circuit device provided with a memory cell composed of a highly integrated ferrodielectric FET.例文帳に追加

強誘電体ＦＥＴからなるメモリセルを備え、高集積化された大規模の集積回路装置を提供する。 - 特許庁

In array constitution of a memory cell array, word lines and bit lines are made main/sub-constitution, and a selecting transistor is provided for switching.例文帳に追加

メモリセルアレイのアレイ構成を、ワード線、ビット線を主／副構成にし、切り換え用に選択トランジスタを設ける。 - 特許庁

To provide a magnetic storage device in which read operation speed can be improved and a large scale memory cell array can be formed.例文帳に追加

読み出し動作速度を高めるとともに、大規模なメモリセルアレイを形成可能な磁気記憶装置を提供する。 - 特許庁

The matched multi-bit word is read out from a storage device and represents the stored bits in the single non-volatile memory cell.例文帳に追加

一致したマルチビットワードは、記憶装置から読み出され、１つの非揮発性メモリセルに格納されたビットを表す。 - 特許庁

MAGNETORESISTANCE EFFECT ELEMENT, MAGNETIC HEAD ASSEMBLY, MAGNETIC RECORDER/REPRODUCER, MEMORY CELL ARRAY, AND MANUFACTURING METHOD OF MAGNETORESISTANCE EFFECT ELEMENT例文帳に追加

磁気抵抗効果素子、磁気ヘッドアセンブリ、磁気記録再生装置、メモリセルアレイ、及び磁気抵抗効果素子の製造方法 - 特許庁

The access prohibition circuit judges normal/defective condition of the memory cell section inside of the device based on defective information of the storage section.例文帳に追加

アクセス禁止回路は、記憶部の不良情報に基づいて、装置内部でメモリセル部の良否を判断する。 - 特許庁

To provide a memory cell of a high speed/low voltage DRAM running under a voltage of 1 V or lower and array peripheral circuits thereof.例文帳に追加

１Ｖ以下で動作する高速・低電圧ＤＲＡＭ用のメモリセル及び、アレー周辺回路を提供する。 - 特許庁

A pair of bit lines BL and bBL of a memory cell array 1 are connected to a sense amplification circuit 2 via a transfer gate 4.例文帳に追加

メモリセルアレイ１のビット線対ＢＬ，ｂＢＬはトランスファゲート４を介してセンスアンプ回路２に接続される。 - 特許庁