「Memory Cell」に関連した英語例文の一覧と使い方(89ページ目) - Weblio英語例文検索

To provide a charge trap type nonvolatile semiconductor memory device in which a memory cell transistor and a select transistor having gate electrodes differing in work function from each other can be constituted.例文帳に追加

互いに異なる仕事関数のゲート電極を有するメモリセルトランジスタ及び選択トランジスタを構成可能なチャージトラップ型の不揮発性半導体記憶装置を提供する。 - 特許庁

In this non-volatile semiconductor memory, a memory cell M0 consisting of floating gate field effect transistors has a negative threshold in which a threshold state is low.例文帳に追加

この不揮発性半導体メモリ装置では、浮遊ゲート電界効果トランジスタからなるメモリセルＭ０が、しきい値状態の低い状態が負のしきい値をもっている。 - 特許庁

To realize a low-current rewrite operation during high-speed operation, and suppress memory-cell unevenness and read disturb, in a memory based on spin-transfer magnetization switching.例文帳に追加

スピン注入磁化反転を用いたメモリにおいて、高速動作時の低電流書き換え動作を実現し、メモリセル毎のばらつきを抑え、読み出しディスターブを抑える。 - 特許庁

Namely, refresh object data read from the sense amplifiers 62, 63 are stored once in either spare memory cells and then read again after that and are written in an original memory cell.例文帳に追加

すなわち、センスアンプ６２，６３に読出されたリフレッシュ対象のデータは、いずれかのスペアメモリセルに一旦記憶され、その後再び読出されて元のメモリセルに書込まれる。 - 特許庁

To provide a semiconductor memory device capable of reading out data correctly even if variation in a characteristic of a memory cell is caused by an alignment error etc. of the pattern at the time of manufacture.例文帳に追加

製造時のパターンの合わせずれ等により、メモリセルの特性にばらつきが生じても、正しくデータを読み出すことが可能な半導体記憶装置を提供する。 - 特許庁

To provide a flash memory device and a test method in which a test time and a test cost can be reduced and a redundant memory cell can be tested, without requiring the other circuit.例文帳に追加

別途の回路を不要にして、かつテスト時間とテストコストを削減してリダンダントメモリセルをテストすることができるフラッシュメモリ装置およびテスト方法を提供すること。 - 特許庁

To accurately and stably read tune information which sets an operating characteristic of an internal circuit stored in a nonvolatile memory after power is turned on, even in using a small memory cell.例文帳に追加

不揮発性メモリに格納された内部回路の動作特性を設定するチューン情報を、メモリセル微細化時においても、電源投入後、正確かつ安定に読出す。 - 特許庁

In a memory cell array 1, a plurality of memory cells, which store n values (where n is a natural number ≥2) made by first, second and to n-th states, is arranged in matrix.例文帳に追加

メモリセルアレイ１は、第１、第２乃至第ｎの状態からなるｎ値（ｎは２以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To provide a programming method for a semiconductor memory by which reduction of an access time or a state of insufficient threshold voltage margin caused by decrease of a memory cell current can be dissolved.例文帳に追加

メモリセル電流の低下に起因するアクセスタイムの低下や，しきい値電圧マージン不足を解消することの可能な半導体記憶装置のプログラム方法を提供する。 - 特許庁

To realize a non-volatile memory in which occurrence of read-disturb phenomenon is suppressed by controlling read-out voltage applied to a memory cell and defective read-out can be reduced.例文帳に追加

メモリセルに印加される読出し電圧を制御して、リードディスターブ現象の発生を抑制し、読出し不良を低減できる不揮発性メモリ装置を実現する。 - 特許庁

To provide a nonvolatile semiconductor memory device capable of increasing the margin of memory cell characteristics and suppressing malfunction and the reduction of an operation speed, and its writing method.例文帳に追加

メモリセル特性のマージンを広げることができ、誤動作や動作速度の低下を抑制できる不揮発性半導体記憶装置及びその書き込み方法を提供する。 - 特許庁

Thus, reading, programing, or erase for a nonvolatile memory element of a twin memory cell can be performed by obtaining a plurality of operation voltages utilizing the power source voltage from the charge pump 11.例文帳に追加

こうして、チャージポンプ１１からの電源電圧を利用して複数の動作電圧を得て、ツインメモリセルの不揮発性メモリ素子に対するリード、プログラム又は消去を可能にする。 - 特許庁

A bit error map for testing a semiconductor memory is formed, the prescribed data value A is written in a memory cell, successively read out, and compared with a written data value.例文帳に追加

半導体メモリのテストのため、ビットエラーマップが形成され、その際、所定のデータ値がメモリセル内に書き込まれ、続いて、読み出され、書き込まれたデータ値と比較される。 - 特許庁

To provide a semiconductor memory which makes its data reliability improve, by reducing the stress on the memory cell gates due to a high voltage applied to the word lines at writing.例文帳に追加

書き込み動作時にワードラインへの高電圧印加によるメモリセルのゲートにかかるストレスを低減させ、データの信頼性を向上させる半導体記憶装置を提供する。 - 特許庁

To realize a semiconductor device capable of effectively suppressing propagation of the noise generated by a logic unit to a memory cell of a memory and having a simple structure in a process.例文帳に追加

ロジック部で発生したノイズのメモリ部のメモリセルへの伝播を効果的に抑制でき、かつプロセス的に簡単な構造を有する半導体装置を実現することにある。 - 特許庁

A semiconductor memory comprises a memory cell that is disposed between first wiring and second wiring, and includes a variable resistive element and a switching element connected in series.例文帳に追加

実施の形態の半導体記憶装置は、第１配線と第２配線との間に配置され且つ可変抵抗素子とスイッチング素子を直列接続してなるメモリセルを備える。 - 特許庁

An integrated circuit memory device includes a memory cell array which is configured to write N data bits in parallel and a write data path which is configured to serially receive 2N data bits from an external terminal.例文帳に追加

集積回路メモリ装置は、Ｎ個のデータビットを並列に書き込むメモリセルアレイと外部ターミナルから２Ｎ個のデータビットを直列に受信する書込みデータ経路を含む。 - 特許庁

To provide a semiconductor device which suppresses deterioration of characteristics in a selection transistor memory even when a metallic silicide electrode is used as a control gate electrode of a memory cell transistor.例文帳に追加

メモリセルトランジスタの制御ゲート電極として金属シリサイド電極を用いても選択トランジスタメモリの特性劣化を抑制できる半導体装置を提供すること。 - 特許庁

To provide a sensing circuit that operates even at a low power supply voltage and reduces stress on a memory cell in a flash memory device without lowering a reading speed at the low power supply voltage.例文帳に追加

低電源電圧で動作でき、低電源電圧でも読出し速度を低下させずに、メモリセルストレスを減少させうるフラッシュメモリ装置の感知回路を提供する。 - 特許庁

To provide an integrated circuit apparatus including a memory cell array block in which power consumption at the time of erasing operation can be lightened, and memory resources can be utilized effectively.例文帳に追加

消去動作時の消費電力を軽減することができ、かつ、メモリ資源を有効に活用することが可能なメモリセルアレイブロックを含んだ集積回路装置を提供する。 - 特許庁

In the SRAM memory system 100, a memory cell 102 includes a true node connected to a bit line BL, and a complementary node connected to a complementary bit line XBL.例文帳に追加

ＳＲＡＭのメモリシステム１００において、メモリセル１０２は、ビットラインＢＬに接続される真ノードと、相補ビットラインＸＢＬに接続される相補ノードと、を含む。 - 特許庁

In the nonvolatile ferroelectric memory device, each memory cell 300 is connected between bit lines BL0 and BL1, and constituted of an access transistor 301 and a ferroelectric capacitor 302.例文帳に追加

不揮発性強誘電体メモリ装置において、各メモリセル300はビットラインBL0,BL1の間に連結されており、アクセストランジスタ301及び強誘電体キャパシタ302で構成される。 - 特許庁

This semiconductor memory device includes a memory cell array having a first block for preserving first system data and a second block for preserving second system data in the same as the first system data.例文帳に追加

半導体メモリ装置は、第１システムデータを保存する第１ブロックと第１システムデータと同一の第２システムデータを保存する第２ブロックとを有するメモリセルアレイを含む。 - 特許庁

To provide a semiconductor memory in which a memory cell in which data X(z-k) and X(z-n+k) are stored can be specified without using a circuit storing an address and a digital filter.例文帳に追加

アドレスを記憶する回路を用いずに、データＸ(z^-k)とＸ(z^-n+k)とが記憶されているメモリセルを特定できる半導体記憶装置およびデジタルフィルタを提供すること。 - 特許庁

In a first memory block MB0, addresses 0 to n-1 are assigned to first bits of a memory cell MC respectively, and addresses n to 2n-1 are assigned to second bits respectively.例文帳に追加

第１メモリブロックＭＢ０において、メモリセルＭＣの第１ビットにはそれぞれ０〜ｎ−１のアドレスを、第２ビットにはそれぞれｎ〜２ｎ−１のアドレスを割り当てる。 - 特許庁

To provide an analog storage flash memory in which sufficient writing accuracy can be obtained even when writing speed of a memory cell transistor is high owing to manufacturing fluctuation or the like.例文帳に追加

製造ばらつきなどによりメモリセルトランジスタの書き込み速さが大きい場合でも十分な書き込み精度を得ることができるアナログストレージフラッシュメモリを提供する。 - 特許庁

To provide a semiconductor device capable of holding multibit information in one memory cell also when scaling for a nonvolatile memory progresses, and to provide a method of manufacturing it.例文帳に追加

不揮発性メモリのスケーリングが進んだ場合にも、一つのメモリセルに多ビットの情報を保持させることが可能な半導体装置およびその製造方法を提供する。 - 特許庁

Further, it comprises a memory state judging section 13 which judges the memory state in the secondary cell 40 by comparing the amount of presumed charge and discharge and the amount of integrated charge and discharge.例文帳に追加

さらに、推定充放電量と積算充放電量とを比較することにより、二次電池４０でのメモリ状態を判定するメモリ状態判定部１３を設ける。 - 特許庁

Thereby, one memory transistor of a memory cell is made a defective state (short circuit), and a storage state is surely read out even when voltage difference due to a storage state is less.例文帳に追加

これによりメモリセルの１つのメモリトランジスタが不良（ショート）状態となり、記憶状態による電圧差が少ない場合にも、確実に記憶状態を読み出す。 - 特許庁

To provide a semiconductor memory device in which operating characteristics at low power supply voltages is made superior, power consumption is reduced and a high speed operation is made possible by effectively suppressing the leak current in a memory cell.例文帳に追加

非活性なワード線に接続されたメモリセルに流れるリーク電流が、半導体記憶装置における低消費電力化と高速化の妨げになる。 - 特許庁

To make undesired change, in read logic value for stored information, held by a nonvolatile memory cell hardly occur, even when a parallel number for the memory bank, in which operation is designated by a command, is not coincide.例文帳に追加

コマンドで動作が指定されるメモリバンクの並列数が相違しても不揮発性メモリセルが保持する記憶情報の読出し論理値に不所望な変化難くする。 - 特許庁

At the time, memory cell columns in the sectors 11a-11h are replaced by spare memory cells in the spare sectors 12a-12h responding to replacement information held in decoders 11a-11h.例文帳に追加

このとき、デコーダ１１ａ〜１１ｈに保持された置換情報に応答して、セクタ１１ａ〜１１ｈ内のメモリセル列が予備セクタ１２ａ〜１２ｈ内の予備メモリセルに置き換えられる。 - 特許庁

This method relates to allowing the memory cell of the Phase Transition Memory System to program from a reset status to a set status or to program from a set status to the set status.例文帳に追加

本発明は、相変化メモリ装置のメモリセルをリセット状態からセット状態にプログラミングするか、セット状態からセット状態にプログラミングすることに関する。 - 特許庁

When the data are written into a memory cell MM00, a voltage of 8V level is applied to a memory gate line MG0, a voltage of 5V level is applied to a source line SL0, a voltage of 1.5V level is applied to a selection gate line CG0 respectively.例文帳に追加

メモリセルＭＭ００にデータを書き込む際、メモリゲート線ＭＧ０に８Ｖ程度、ソース線ＳＬ０に５Ｖ程度、選択ゲート線ＣＧ０に１．５Ｖ程度を印加する。 - 特許庁

A memory cell 50 is equipped with a N-channel MOS transistor 52 that is a transfer gate, a capacitor 54 taking a charge corresponding to memory information, and a charge compensation circuit 56.例文帳に追加

メモリセル５０は、トランスファゲートであるＮチャネルＭＯＳトランジスタ５２と、記憶情報に対応した電荷を蓄電するキャパシタ５４と、電荷補填回路５６とを備える。 - 特許庁

The memory cell transistor layer 30 includes: first to fourth word line conductive layers 32a to 32d which are parallel to a semiconductor substrate Ba and are laminated; and a memory protection insulating layer 34.例文帳に追加

メモリセルトランジスタ層３０は、半導体基板Ｂａに平行で且つ積層された第１〜第４ワード線導電層と３２ａ〜３２ｄ、メモリ保護絶縁層３４を備える。 - 特許庁

To provide a nonvolatile semiconductor memory in which difference of write characteristics by write data at write is reduced and rewriting stress for a memory cell can be uniformalized.例文帳に追加

書込みを実施する際に書込みデータによる書込み特性差を低減し、メモリセルへの書き換えストレスを均一化できる不揮発性半導体記憶装置を提供する。 - 特許庁

When power is supplied/cut off to the nonvolatile semiconductor memory circuit, writing is executed in the nonvolatile memory cell of a state where electrons are automatically stored in a float gate.例文帳に追加

不揮発性半導体メモリ回路の電源投入時と遮断時において、自動的に浮遊ゲートに電子が蓄えられている状態の不揮発性メモリセルへ書き込みを行う。 - 特許庁

When distribution D1 of a memory cell in which depletion is serious exists, threshold voltage distribution D2 of a normally erased memory looks like that the distribution is reduced to distribution D3.例文帳に追加

デプリーションの深いメモリセルの分布Ｄ１があると正常に消去されたメモリセルの実際の閾値電圧分布Ｄ２が分布Ｄ３まで下がったように見える。 - 特許庁

To realize high-speed writing and erasing by using a NAND type memory cell unit suited to high integration, and to provide a highly reliable nonvolatile semiconductor memory device.例文帳に追加

高集積化に適したＮＡＮＤ型メモリセルユニットを用いて、高速書き込み及び消去を実現し、且つ、高信頼性の不揮発性半導体記憶装置を実現する。 - 特許庁

Thereby, since the resistance value of the memory layer 9 is correctly controlled at several steps (multi-value), a writing-in and a read-out of exact information become possible in the memory cell.例文帳に追加

これにより、メモリ層９の抵抗値が、数段階（多値）で正確に制御されるため、メモリセルにおいて、正確な情報の書き込み及び読み出しが可能となる。 - 特許庁

A memory cell array MA is configured by arranging memory cells MC composed of serially connected rectifying element Di and variable resistance element VR at intersections between pluralities of bit lines and word lines.例文帳に追加

メモリセルアレイＭＡは、整流素子Ｄｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣを複数のビット線及びワード線の交差部に配置してなる。 - 特許庁

To provide a method for erasing a flash memory device, which can improve a margin for sensing of a program cell of a selected memory block.例文帳に追加

本発明は、選択メモリブロックのプログラムセルのセンシングマージンを改善することができる揮発性メモリ素子の消去方法を提供することを可能にすることを目的としている。 - 特許庁

At this time, in the two-dimensional picture image memory 321, a reception intensity signal Sb is stored as a two-dimensional picture image data in a memory cell designated by the XY coordinate values.例文帳に追加

このとき、二次元画像メモリ３２１には、前記ＸＹ座標値で指定されるメモリセルに受信強度信号Ｓｂが二次元画像データとして記憶される。 - 特許庁

To provide a semiconductor memory device in which only sub word line in a selected memory cell array partial block can be selected, and to provide a word line selecting method.例文帳に追加

選択されたメモリセルアレー部分ブロック内のサブワードラインのみを選択することができる半導体メモリ装置の提供並びにワードライン選択方法を提供する。 - 特許庁