「Memory Cell」に関連した英語例文の一覧と使い方(88ページ目) - Weblio英語例文検索

To reduce the dispersion of erasing characteristic of a memory cell without using complicated control in a non-volatile memory of two layers type pile structure of a control gate and a floating gate.例文帳に追加

制御ゲート、浮遊ゲートの２層式積み上げ構造の不揮発性メモリにおいて、メモリセルの消去特性ばらつきを複雑な制御を用いることなく低減する。 - 特許庁

A memory cell 50 is equipped with an N-channel MOS transistor 52 as a transfer gate, a capacitor 54 accumulating a charge corresponding to memory information, and a charge compensation circuit 56.例文帳に追加

メモリセル５０は、トランスファゲートであるＮチャネルＭＯＳトランジスタ５２と、記憶情報に対応した電荷を蓄電するキャパシタ５４と、電荷補填回路５６とを備える。 - 特許庁

To provide an improved reference current generation circuit, in which fluctuation of reference current of a detection circuit of a memory for determining a condition of a nonvolatile memory cell is suppressed.例文帳に追加

不揮発性メモリセルの状態を判断するメモリの検出回路の基準電流の変動を抑制した改良された基準電流発生回路を提案する - 特許庁

To improve electrical characteristics of a semiconductor device which employs a split-gate type memory cell structure and includes a nonvolatile memory using a nitride film as a charge accumulation layer.例文帳に追加

スプリットゲート型メモリセル構造を採用し、電荷蓄積層として窒化膜を用いる不揮発性メモリを有する半導体装置において電気的特性を向上させる。 - 特許庁

Memory cell arrays 152, 172 store a plurality of pixel data of each pixel block of first and second rows being a searching range in the arrangement of the memory cells corresponding to each word line.例文帳に追加

メモリセルアレイ１５２，１７２には、各ワード線に対応したメモリセルの並びに、夫々探索範囲の第１、第２の行の各画素ブロックの複数の画素データを格納する。 - 特許庁

In a 1T1C type ferroelectric memory, a reference level is adjusted by a potential generating circuit 1 at the testing time, so that the read-out margin of a memory cell is reduced intentionally.例文帳に追加

１Ｔ１Ｃ型強誘電体メモリーでは、テスト時にリファレンスレベルを電位発生回路１により調整し、メモリーセルの読み出しマージンを意図的に少なくする。 - 特許庁

To obtain a semiconductor memory in which the increasing of the operation speed of a sense amplifier made adaptable to a low voltage and the improvement of the reliability of the capacitor of memory cell are realized together.例文帳に追加

低電圧化に対応したセンスアンプ動作の高速化とメモリセルのキャパシタの信頼性の向上を共に実現する半導体記憶装置を得ることを目的とする。 - 特許庁

To provide a semiconductor memory device which has a higher performance and a less power consumption than the conventional one by suppressing an off leak current in dummy cells arranged in the periphery of a memory cell array.例文帳に追加

メモリセルアレイの外周部に配置されたダミーセルのオフリークを抑制することで、従来に比べ高性能、低消費電力の半導体記憶装置を提供する。 - 特許庁

The memory system is equipped with a memory cell array 1, a bit line switch 4, first and second page buffers 2 and 3, a column switch 5, and an error correction circuit 11, and control circuits 7, and 10.例文帳に追加

記憶システムは、メモリセルアレイ１、ビット線スイッチ４、第１，第２のページバッファ２，３、カラムスイッチ５、エラー訂正回路１１及び制御回路７，１０を備えている。 - 特許庁

A divided memory cell group includes word lines, extending in X-axis direction; bit lines extending in Y-axis direction; and magnetic memory elements, with each being arranged at each of cross points of those lines.例文帳に追加

分割メモリセル群は、Ｘ軸方向に延在するワード線と、Ｙ軸方向に延在するビット線と、それらの交差点に各々配置された磁気メモリ素子とを含む。 - 特許庁

To provide a nonvolatile semiconductor memory device from which data can be stably read out even for a memory cell of a normal bit line adjoining a dummy bit line.例文帳に追加

ダミービット線に隣接するノーマルビット線のメモリセルに対しても、安定的にデータを読み出すことが可能な不揮発性半導体メモリ装置を提供することにある。 - 特許庁

To provide a flash memory device which can prevent program judgement errors of a flash memory cell and have distribution of uniform threshold voltage and to provide its program verifying method.例文帳に追加

フラッシュメモリセルのプログラム誤判定を防止し、均一のしきい値電圧の分布を有することができるフラッシュメモリ装置及びそのプログラム検証方法を提供する。 - 特許庁

To provide a nonvolatile ferroelectric memory having an excellent data retention characteristic; and to provide an ID card using a ferroelectric memory cell having an excellent data retention characteristic.例文帳に追加

データ保持特性の良い不揮発性強誘電体メモリを提供するとともに、データ保持特性の良い強誘電体メモリセルを用いたＩＤカードを提供する。 - 特許庁

To provide a semiconductor memory in which increase of current consumption is suppressed, a word line of a memory cell array is boosted with a low cost, and destruction of a word can be prevented.例文帳に追加

消費電流の増加を抑え、低コストでメモリセルアレイのワード線を昇圧してワードの破壊を防止することができる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device which can efficiently detect a defect due to shortage of an accumulated charge amount of a memory cell, and to provide its defect detection method.例文帳に追加

メモリセルの蓄積電荷量の不足による不良を効率よく検出することができる半導体記憶装置及びその不良検出方法を提供する。 - 特許庁

To provide a semiconductor memory device which incorporates a defective memory cell relieving circuit in which area overhead is small and speed overhead is nonexistent and which has high chip yield and reliability.例文帳に追加

面積オーバヘッドが小さく、かつ速度オーバヘッドのない不良メモリセル救済回路を搭載した、チップ歩留り及び信頼性の高い半導体記憶装置の提供。 - 特許庁

To provide a thin film magnetic memory device having a MTJ memory cell of which a magnetization characteristic is simple and operation margin can be secured without complexing a manufacturing process.例文帳に追加

製造工程の複雑化を招くことなく、磁化特性が単純で、かつ動作マージンを確保できるＭＴＪメモリセルを有する薄膜磁性体記憶装置を提供する。 - 特許庁

Access to each memory cell of a memory array 110 is made by an boosted voltage obtained by boosting the supply voltage of a battery 195 through a boosting circuit 190.例文帳に追加

メモリセルアレイ１１０の各メモリセルへのアクセスは、バッテリ１９５の電源電圧が昇圧回路１９０によって昇圧された昇圧電圧によって行われる。 - 特許庁

A test I/O data control circuit 1-2 is synchronized with a clock signal and performs writing and reading of test data to/from a memory cell included in a memory core 1-1.例文帳に追加

テスト入出力データ制御回路１−２は、クロック信号に同期してメモリコア１−１が有するメモリセルに対しテストデータの書き込み及び読み出しを行う。 - 特許庁

To provide a semiconductor memory in which a capacitorless dynamic memory cell is included and it is not necessary to apply negative voltage to a bit line during data writing, and an operation method therefor.例文帳に追加

データ書き込み時にビットラインにネガティブ電圧を印加する必要のないキャパシタなしの動的メモリセルを具備した半導体メモリ装置及びその動作方法を提供する。 - 特許庁

Because a threshold voltage Vth of the memory cell n-type transistor (Transistor Tr2) is thereby raised high, a leak current of the semiconductor memory device is lowered.例文帳に追加

この結果、メモリセル用ｎ型トランジスタ（トランジスタＴｒ２）の閾値電圧Ｖthを高くすることができるので、半導体記憶装置のリーク電流を低減することができる。 - 特許庁

To enable a semiconductor memory device using memory cells of gain cell type to be improved in retention properties and to operate on a low voltage.例文帳に追加

本発明は、ゲインセルタイプのメモリセルを使用した半導体記憶装置において、リテンション特性の向上と動作電圧の低電圧化とが達成できることを特徴とする。 - 特許庁

To provide a semiconductor memory in which a defective memory cell detected by an operation test can be relieved without requiring complex analysis processing.例文帳に追加

複雑な解析処理を要することなく、動作テストによって検出された不良メモリセルを救済することが可能な半導体記憶装置の構成を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device and a manufacturing method of the same, capable of reducing a distance between selection gate transistors and reducing in size a memory cell array.例文帳に追加

選択ゲートトランジスタ間の距離を縮小でき、メモリセルアレイを微細化することができる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide an erasing method for a non-volatile semiconductor memory in which threshold voltage of an erased memory cell can be controlled uniformly and all erasion time can be shortened.例文帳に追加

消去されたメモリセルのしきい値電圧を均一に制御でき、かつ総消去時間を縮め得る不揮発性半導体メモリ装置の消去方法を提供すること。 - 特許庁

Since the ONO film is separated completely in units of memory element cell, erroneous operation of the element due to interference between adjacent memory cells can be avoided at the time of isolation operation.例文帳に追加

ＯＮＯ膜がメモリ素子セル単位で完全に分離され、これにより、素子分離動作時隣接したメモリセルの間の干渉による素子誤動作を避けることができる。 - 特許庁

Before recording information on the nonvolatile magnetic thin film memory device, test information is written on the memory cell, and after checking the test information recorded, regular data is recorded.例文帳に追加

不揮発磁気薄膜メモリ装置への情報の記録を行なう前に、メモリセルに情報の試し書きを行ない、試し書きの記録を確認した後、正規のデータを記録する。 - 特許庁

To realize a nonvolatile memory which can record multilevel information per one memory cell without complicating a manufacturing process and increasing the occupancy area of a nonvolatile capacitor.例文帳に追加

製造プロセスを複雑化することなく、また、不揮発性キャパシタの占有面積を増大させることなく、１メモリセルあたり多値情報を記録可能な不揮発性メモリを実現する。 - 特許庁

A plurality of memory cells (42) are selected and spaced from each other in a matrix of rows and columns, each memory cell (42) being selected to have a junction resistance value of between 0.25 MΩ and 3.60 MΩ.例文帳に追加

複数のメモリセル(42)が選択され、行と列のマトリクスに互いから間隔をおいて配置され、各メモリセル(42)は0.25MΩ〜3.60MΩの接合部抵抗値を有するように選択される。 - 特許庁

To provide a thin film magnetic memory device having a configuration capable of stably and efficiently supplying a data writing current without causing an increase in memory cell size.例文帳に追加

メモリセルサイズの増加を招くことなく、安定的かつ効率的にデータ書込電流を供給可能な構成を備えた薄膜磁性体記憶装置を提供する。 - 特許庁

A memory cell driving circuit repeats a data verify write operation in units of memory cells corresponding to N bits until all the cells pass verification.例文帳に追加

メモリセルの駆動回路は、Ｎビットに対応するメモリセルを一つの書き込みセル単位としてデータのベリファイ書き込み動作のサイクルを、全セルが検証パスとなるまで繰り返す。 - 特許庁

The stored value is compared with the value stored in the memory cell of the memory circuit 9 in the data comparison circuit 12 and when comparison value is different, an alarm signal is output.例文帳に追加

この記憶した値とメモリ部９のメモリセルに記憶している値とをデータ比較回路１２で比較し、比較の値が異なるときに警報信号を出力する。 - 特許庁

A first memory cell (MC2) out of the plurality of memory cells (MC) further includes a first resistive interconnection (21) for electrically connecting between the first terminal (T1) to the second terminal (T2).例文帳に追加

複数のメモリセル（ＭＣ）のうち第１メモリセル（ＭＣ２）は、更に、第１端子（Ｔ１）と第２端子（Ｔ２）との間を電気的に接続する第１抵抗配線（２１）を含む。 - 特許庁

To reduce memory access latency by using address data corresponding to a main memory and loaded into the same cell as that of a request issuing source processor as a target to be preferentially swapped.例文帳に追加

リクエスト発行元のプロセッサと同じセルに搭載された主メモリに対応するアドレスデータを優先的のスワップ対象とするようにしてメモリアクセスレイテンシを小さくする。 - 特許庁

In the semiconductor memory 100, a nonvolatile element part 4 stores information required for relieving a main memory cell in a nonvolatile element as stored information.例文帳に追加

半導体記憶装置１００において、不揮発性素子部４は、メインメモリセルを救済するために必要な情報を格納情報として不揮発性素子に記憶する。 - 特許庁

To provide a memory device in which a potential of a memory cell power supply node is lowered at high speed, and a writing margin is improved with low power consumption.例文帳に追加

メモリセル電源ノードの電位を高速に下げることができ、低消費電力で書き込みのマージンを向上させることができるメモリ装置を提供することを課題とする。 - 特許庁

A high-density twin MONOS memory device integrating a twin MONOS memory cell array and CMOS logic device circuit consists of two fabrication methods.例文帳に追加

本発明のツインＭＯＮＯＳメモリセルアレイおよびＣＭＯＳ論理素子回路を集積した高密度ツインＭＯＮＯＳメモリ素子は、２つの製造方法から構成される。 - 特許庁

To provide a DRAM device having twist type bit line architecture in which a redundant row consisting of memory cells can be effectively used when a memory cell row has a defect.例文帳に追加

メモリセル行が欠陥を有する場合にメモリセルからなる冗長行を効果的に使用することが可能なツイスト型ビット線アーキテクチャを有するＤＲＡＭ装置を提供する。 - 特許庁

To provide a word line bootstrap circuit for realizing a high speed flash memory and a memory cell having excellent data holding capability.例文帳に追加

本発明は、高速のフラッシュメモリとデータ保存能力に優れたメモリセルを実現するためのワードラインブートストラップ回路を提供することを可能にすることを目的としている。 - 特許庁

To provide memory cell array structure of a non-volatile semiconductor memory unit, which can read data more quickly in the case of high-speed random access and accessing data of a small number.例文帳に追加

高速のランダムアクセス及び少数のデータをアクセスする際により速くデータを読み取ることができる不揮発性半導体メモリ装置のメモリセルアレイ構造を提供すること。 - 特許庁

To provide a semiconductor memory device which solves problems of a prior art three-dimensional memory cell and provides size of more minute, and the manufacturing method thereof.例文帳に追加

本発明の目的は、上記従来の立体型のメモリセルの有する問題を解決し、さらに微細な半導体記憶装置およびその製造方法を提供することである。 - 特許庁

The word line RWL0 for reference cell is a word line activated when a memory array normal word line MWL being not a redundant line of a memory array MA is selected.例文帳に追加

リファレンスセル用ワード線ＲＷＬ０は、メモリアレイＭＡの冗長でないメモリアレイ通常ワード線ＭＷＬが選択された場合に活性化するワード線とする。 - 特許庁

The memory state of the memory cell is determined in accordance with a change of the voltage between the first electrode and the second electrode at the charge or discharge of the read capacity.例文帳に追加

そして、上記読み出し容量の充電または放電時における第１電極と第２電極との間の電圧変化に基づいて、メモリセルの記憶状態を判定する。 - 特許庁

The second resistive memory cell field is formed with a plurality of resistive memory cells storing data at a second data storage speed lower than the first data storage speed.例文帳に追加

第２の抵抗メモリセルフィールドは、上記第１のデータ記憶速度より低い第２のデータ記憶速度にてデータを記憶する複数の各抵抗メモリセルを備えて形成される。 - 特許庁

To provide a semiconductor memory capable of efficiency relieving the defect of a memory cell unit including a plurality of cells accessed from a common bit line by a small number of circuits.例文帳に追加

共通のビット線からアクセスされる複数のセルを含んだメモリセルユニットの欠陥を、少ない回路で効率的に救済できる半導体記憶装置を提供する。 - 特許庁