「Memory Cell」に関連した英語例文の一覧と使い方(93ページ目) - Weblio英語例文検索

A semiconductor device has the memory array having a structure in which memory cells are stacked including memory layers using a chalcogenide material and diodes, and initialization conditions and rewrite conditions are changed according to the layer in which a selected memory cell is positioned.例文帳に追加

本発明による半導体装置は、カルコゲナイド材料を用いた記憶層とダイオードで構成されたメモリセルを積層した構造のメモリアレイを有し、選択されたメモリセルが位置する層に応じて、初期化条件及び書き換え条件が変更されるものである。 - 特許庁

A nonvolatile memory 1 is provided with an ECC detecting circuit 19 for performing ECC check for data held in a plurality of memory cells related to memory cells to be written before writing program information PD to at least one memory cell to be written.例文帳に追加

不揮発性メモリ１は、少なくとも１つの書込み対象メモリセルへのプログラム情報ＰＤの書込みに先立って、書込み対象メモリセルに関連する複数のメモリセルに保持されるデータに対してＥＣＣチェックを行うＥＣＣ検出回路１９を備える。 - 特許庁

In the memory cell 81 of the memory element 80 mounted in the color ink cartridge 107F, the data of ink residual amount of each color are collectively distributed to a second memory region which is accessed before a first memory region storing read-only data.例文帳に追加

また、カラー用のインクカートリッジ１０７Ｆに搭載の記憶素子８０のメモリセル８１において、各色のインクの残量データについては、読み出し専用データが記憶される第１の記憶領域よりも先にアクセスされる第２の記憶領域にまとめて配置する。 - 特許庁

A memory cell array 1 in which memory cells 11 including an anti-fuse element are arranged is divided into two memory banks MB1, MB2, and write-in and read-out voltages VBP1, VBP2 supplied to the anti-fuse elements of respective memory banks are generated by two boosting circuit 2.例文帳に追加

アンチヒューズ素子を含むメモリセル１１が配置されたメモリセルアレイ１を２つのメモリバンクＭＢ１、ＭＢ２に分割し、２つの昇圧回路２により、それぞれのメモリバンクのアンチヒューズ素子へ供給する書き込みおよび読み出し電圧ＶＢＰ１、ＶＢＰ２を発生させる。 - 特許庁

When a test operation is performed, the memory divides the n-bit data output pins into eight groups to make the groups correspond to respective area in the memory, when a failure memory cell is relieved, failure relieving operation is performed for each memory area corresponding to data output pins of the eight groups.例文帳に追加

メモリはテスト動作時にｎビットデータ出力ピンを８個のグループに分割して内部のメモリ領域に対応させ、欠陥メモリセルを欠陥救済する場合、８個のグループのデータ出力ピンに対応するメモリ領域別に欠陥救済動作を行う。 - 特許庁

In a memory cell 81 of the memory element 80, a first memory region wherein the quantity of residual ink in the ink cartridge 107K or 107F is assigned in a region where the accessing is applied prior to the accessing to a second memory region wherein read-only data is to be stored.例文帳に追加

また、記憶素子８０のメモリセル８１において、インクカートリッジ１０７Ｋ、１０７Ｆのインク残量が書き換えられる第１の記憶領域については、読み出し専用データが記憶される第２の記憶領域よりも先にアクセスされる領域に配置する。 - 特許庁

The selected word line voltage control circuit 200, when applying the potential difference to the selected memory cells MC, adjusts the voltage based on the positions in the memory cell array 100 of the one or more selected memory cells MC and the number of the one or more selected memory cells MC on which an operation is simultaneously executed.例文帳に追加

選択ワード線電圧制御回路２００は、選択メモリセルＭＣに電位差をかける際に、選択メモリセルＭＣのメモリセルアレイ１００内の位置及び同時に動作を実行する選択メモリセルＭＣの個数に基づいて電圧を調整する。 - 特許庁

In a memory cell array 1 in which a plurality of memory cells MC are arranged in an array, a specific characteristic of the memory cells MC is controlled, and potentials of word lines wl_0 to wl_m are adjusted on the basis of a distribution of characteristics when the specific characteristic of the memory cells MC is controlled.例文帳に追加

複数のメモリセルＭＣがアレイ状に配列されたメモリセルアレイ１において、メモリセルＭＣの特定の特性を制御し、メモリセルＭＣの特定の特性が制御された時の特性の分布に基づいて、ワード線ｗｌ＿０〜ｗｌ＿ｍの電位を調整する。 - 特許庁

In addition, in a memory cell 81 of the memory element 80, a first memory region for rewriting the ink residual amount in the ink cartridges 107K and 107F is provided so as to be accessed prior to a second memory region for storing the data only to be read out.例文帳に追加

また、記憶素子８０のメモリセル８１において、インクカートリッジ１０７Ｋ、１０７Ｆのインク残量が書き換えられる第１の記憶領域については、読み出し専用データが記憶される第２の記憶領域よりも先にアクセスされる領域に配置する。 - 特許庁

A non-volatile semiconductor memory has a memory cell array region in which a plurality of memory cells 100 having first and second MONO memory cells 108A, 108B controlled by a word gate and a control gate are arranged in the first and second directions A, B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートとコントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセル１０８Ａ，１０８Ｂを有するメモリセル１００を、第１，第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

Data of an amount of remaining ink of each color are placed together at a second memory area accessed earlier than a first memory area where read only data are stored in a memory cell 81 of the memory element 80 loaded to the color ink cartridge 107F.例文帳に追加

また、カラー用のインクカートリッジ１０７Ｆに搭載の記憶素子８０のメモリセル８１において、各色のインクの残量データについては、読み出し専用データが記憶される第１の記憶領域よりも先にアクセスされる第２の記憶領域にまとめて配置する。 - 特許庁

The CPU 16 detects a generating speed of each cell transmitting part from the cell header information, refers to an identification table recorded in a memory 15 and specifies a cell transmitting part in which a detected generating speed is equal to or more than a set band value determined in each cell transmitting part.例文帳に追加

ＣＰＵ１６は、セルのヘッダ情報からセル送信部毎の発生速度を検出し、メモリ１５内に記録されている識別テーブルを参照し、検出した発生速度がセル送信部毎に定めた設定帯域の値以上となったセル送信部を特定する。 - 特許庁

When the read-out operation is carried out with respect to an error address stored in the cell information storage part, the data read out from an error memory cell are masked, and a logic value corresponding to the cell information stored in the cell information storage part is forcedly outputted to an outside terminal.例文帳に追加

セル情報記憶部に記憶されているエラーアドレスに対する読み出し動作が実行されるとき、エラーメモリセルから読み出されるデータはマスクされ、セル情報記憶部に記憶されたセル情報に応じた論理値が、外部端子に強制的に出力される。 - 特許庁

In the semiconductor memory device having memory cells storing data determined by threshold voltage in a nonvolatile manner, when write-in is performed sequentially in first and second memory cell disposed adjacent to each other, first data write-in in which data having lower threshold voltage than desired threshold voltage is written in a first memory cell MC0 is performed.例文帳に追加

しきい値電圧により決まるデータを不揮発に記憶するメモリセルを有する半導体記憶装置において、互いに隣接する第１及び第２のメモリセルに順次書き込みが行われる場合に、まず、第１のメモリセルＭＣ０に所望のしきい値電圧より低いしきい値電圧のデータを書き込む第１のデータ書き込みを行う。 - 特許庁

The liquid crystal display device has a plurality of pixels each of which includes; a liquid crystal cell; n pieces of first memory, n pieces of second memory electrically connected to the n pieces of first memory respectively; and a means for determining a period when the liquid crystal cell is turned on, on the basis of image information which digital video signals stored in the n pieces of second memory have.例文帳に追加

液晶セルと、ｎ個の第１メモリと、ｎ個の第１メモリのそれぞれに電気的に接続された、ｎ個の第２メモリと、ｎ個の第２メモリに記憶されたデジタルビデオ信号が有する画像情報に基づいて液晶セルがオンになる期間を定める手段と、を有する画素が複数備えられている液晶表示装置である。 - 特許庁

In an assembly in which a plurality of memory cells constituting a MRAM are arranged in a matrix state, a first power source supplying a power source to each memory cell and a plurality of amplifying elements amplifying output signals of each memory cell are arranged respectively at the outer side of two columns of the most outer column (or two rows of the most outer row) of opposing memory cells in the assembly.例文帳に追加

ＭＲＡＭを構成する複数のメモリセルが行・列の状態で配列した集合体において、前記各メモリセルに電源を供給する第１の電源と、各メモリセルの出力信号を増幅する複数の増幅素子は、前記集合体で対向するメモリセルの最外列の２つの列（又は最外行の２つの行）の外側にそれぞれ配置した。 - 特許庁

Also, the semiconductor storage device 1 has a conversion means for converting an address to be accessed so as to perform memory-access to the memory cell blocks 2 prepared on the top section 6 when the memory access to the deficiency part 4 is requested, and for virtually equalizing the number of memory cell blocks of the deficiency part 4 to be connected to the same plate line.例文帳に追加

また、半導体記憶装置１は、欠損部４に対するメモリアクセス要求があった場合、頂部６に設けられたメモリセルブロック２に対してメモリアクセスを行うようにアクセス先のアドレスを変換し、欠損部４の、同一のプレート線に接続されるメモリセルブロックの個数を仮想的に等しくする変換手段を有している。 - 特許庁

The nonvolatile semiconductor memory device is constituted of a memory sub-array with a memory cell unit, constituted of a series connection of a memory cell with one floating gate and one select transistor and a transistor, wherein the gate oxide film of a gate line driving transistor STD of a select transistor is thinner than a gate oxide film of a control gate line driving transistor CGD.例文帳に追加

１個の浮遊ゲートを持つメモリセルと１個のセレクトトランジスタとの直列接続から構成されるメモリセルユニットを有するメモリサブアレイと、セレクトトランジスタのゲート線駆動用トランジスタＳＴＤのゲート酸化膜厚の方が、コントロールゲート線駆動用トランジスタＣＧＤのゲート酸化膜厚よりも薄いトランジスタで構成される不揮発性半導体記憶装置である。 - 特許庁

In a non-volatile semiconductor memory 10 which can write, erase, and read information electrically, deterioration of a memory cell 11 is detected by comparing a erasing time Te required to erase information of the memory cell 11 with a reference erasing time Ti stored previously in a reference erasing time memory 15, and progress of deterioration is suppressed.例文帳に追加

本発明は、電気的に情報の書き込み、消去、読み出しが可能な不揮発性半導体記憶装置１０において、メモリセル１１の情報消去に要した消去時間Ｔ_eと、予め基準消去時間メモリ１５に記憶された基準消去時間Ｔ_iとを比較することでメモリセル１１の劣化を検出し、該劣化の進行を抑制する構成である。 - 特許庁

A semiconductor memory includes: a sense amplifier that operates in response to the activation of a sense amplifier enable signal and determines a logic stored in a memory cell depending on a voltage of a bit line which is changed according to a cell current flowing through a real cell transistor; a replica cell transistor connected in series between a first node and a ground line; and a timing generation unit.例文帳に追加

半導体メモリは、センスアンプイネーブル信号の活性化に応答して動作し、リアルセルトランジスタに流れるセル電流により変化するビット線の電圧に応じて、メモリセルに保持されている論理を判定するセンスアンプと、第１ノードと接地線の間に直列に接続されたレプリカセルトランジスタと、タイミング生成部とを有している。 - 特許庁

The read-out time of the data to the first memory cell MCO is so set as to be made shorter than the read-out time of the reference potential to the first reference cell RMCO or the write time of the data to the first memory cell is so set as to be made shorter than the write time of the reference potential to the first reference cell RMCO.例文帳に追加

第１のメモリセルＭＣ０に対するデータの読み出し時間は、第１のリファレンスセルＲＭＣ０に対する参照電位の読み出し時間よりも短いか、又は第１のメモリセルに対するデータの書き込み時間は、第１のリファレンスセルＲＭＣ０に対する参照電位の書き込み時間よりも短くなるように設定されている。 - 特許庁

The read circuit 30 has a sense amplifier circuit 40 to detect a data value stored in a memory cell transistor 10 based on a current Icell flowing in the memory cell transistor 10 and a reference current Iref flowing in a dummy cell transistor 20, and a voltage control circuit 60 to supply a 1st voltage V1 to the gate of the dummy cell transistor 20.例文帳に追加

読み出し回路３０は、メモリセルトランジスタ１０に流れる電流Ｉｃｅｌｌとダミーセルトランジスタ２０に流れる基準電流Ｉｒｅｆとに基づいて、メモリセルトランジスタ１０に格納されたデータ値を検出するセンスアンプ回路４０と、ダミーセルトランジスタ２０のゲートに第１電圧Ｖ１を供給する電圧制御回路６０とを備える。 - 特許庁

The storage device has: a semiconductor nonvolatile memory storing multiple bits in each memory cell; a semiconductor volatile memory; a controller part for accessing the semiconductor nonvolatile memory and semiconductor volatile memory; a power supply detection circuit; a voltage holding circuit; and a power supply switch control circuit.例文帳に追加

記憶装置は、１つのメモリセルに複数ビットの記憶が可能とされた半導体不揮発性メモリと、半導体揮発性メモリと、上記半導体不揮発性メモリ及び半導体揮発性メモリに対してメモリアクセスを行うコントローラ部と、電源検出回路と、電圧保持回路と、電源切替制御回路とを有する。 - 特許庁

A memory card 2 according to an embodiment includes a memory unit 12 with a nonvolatile semiconductor memory cell, an erasure setting unit 20 of which physical state changes irreversibly, and a memory controller 10 that performs erasure processing for erasing all data stored in the memory unit 12 according to the physical state of the erasure setting unit 20.例文帳に追加

実施形態のメモリカード２は、不揮発性半導体メモリセルを有するメモリ部１２と、非可逆的に物理状態が変化する消去設定部２０と、前記消去設定部２０の前記物理状態に応じて、前記メモリ部１２に記憶されている全データを消去する消去処理を行うメモリコントローラ１０と、を具備する。 - 特許庁

Measured data stored in the measured data memory 120b_1 is corrected based on reference data stored in the reference data memory 120b_2, stored in a corrected data memory 120b_3, and the remaining capacity of the fuel cell is obtained from output of the corrected data memory 120b_3 and output of the measured data memory 120b_1.例文帳に追加

そして、基準データ記憶部１２０ｂ_2 に記憶された基準データに基づいて、測定データ記憶部１２０ｂ_1 に記憶された測定データが補正されて補正データ記憶部１２０ｂ_3 に記憶され、その出力と上記測定データ記憶部１２０ｂ_1 の出力から燃料電池の残容量が求められる。 - 特許庁

This semiconductor memory is provided with a memory cell array divided into plural memory mats, a memory mat selecting circuit 71 selecting a memory mat to be activated, and a burn-in test mode detecting circuit 76 generating a burn-in test mode detecting signal BI being made an active state when a burn-in test is performed.例文帳に追加

本発明の半導体記憶装置は、複数のメモリマットに分割されたメモリセルアレイと、活性化されるメモリマットを選択するメモリマット選択回路と、バーンイン試験が実施される場合に活性状態となるバーンイン試験モード検出信号ＢＩを生成するバーンイン試験モード検出回路７６を備える。 - 特許庁

A memory system includes: a nonvolatile semiconductor memory 1 having a plurality of memory cells for storing x bits(x is an integer of three or more) and provided with a memory cell array 11 in which bit allocation is performed to 2^x threshold distributions; and a controller 2 for controlling operation of the nonvolatile semiconductor memory 1 during writing.例文帳に追加

実施形態に係わるメモリシステムは、ｘ（ｘは３以上の整数）ビットを記憶する複数のメモリセルを有し、２^ｘ個の閾値分布にビット割り付けが行われるメモリセルアレイ１１を備える不揮発性半導体メモリ１と、書き込み時に不揮発性半導体メモリ１の動作を制御するコントローラ２とを備える。 - 特許庁

In a cell processing process, a CLA side converting circuit its stores ATM cells received from a cell assembly/disassembly circuit 1P into a CLA side memory device 1A, converts them to an intra-device cell format, cyclically inserts the monitoring cells of prescribed cell length through a cell multiplexing circuit 1D and outputs it to an MLDX circuit 1Q.例文帳に追加

セル化処理過程では、ＣＬＡ側変換回路１Ｌにおいて、セル組立分解回路１Ｐから受信したＡＴＭセルをＣＬＡ側メモリ装置１Ａに記憶し、装置内セルフォーマットに変換すると共にセル多重回路１Ｄにより所定セル長の監視セルを周期的に挿入し、ＭＬＤＸ回路１Ｑに出力する。 - 特許庁

In this state, even if contents of the memory cell D0 are read out again, a value of the output data Do0 are made logic '1' also.例文帳に追加

この状態で、再びメモリセルＤ0の内容を読み出しても、出力データＤo0の値は、やはり論理「１」である。 - 特許庁

It does not need for the trigger component 24 that the word line 26 is maintained at high voltage during the access period of the memory cell 21.例文帳に追加

トリガ部品２４は、メモリセル２１のアクセス期間中にワード線２６が高電圧に維持されることを必要としない。 - 特許庁

Provided is a data verification method for verifying a plurality of bits of data respectively written in at least one memory cell.例文帳に追加

少なくとも１つのメモリセルに各々書込まれたデータの複数個のビットを検証するデータ検証方法である。 - 特許庁

To provide a nonvolatile semiconductor storage device capable of preventing deterioration of an electrical characteristic of a memory cell transistor.例文帳に追加

メモリセルトランジスタの電気的特性の劣化を抑制することが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

The two writing wirings intersect perpendicular in the whole memory region and form cross point type arrangement, so that cell selection is facilitated.例文帳に追加

メモリ全体領域では二本の書き込み配線は直交し、クロスポイント型の配置となるのでセル選択は容易である。 - 特許庁

This magnetic memory cell is provided with a pinning layer 11, a pinned layer 12, a transition layer 13, a free layer 130, and a cap layer 16.例文帳に追加

この磁気メモリセルは、ピンニング層１１、ピンド層１２、遷移層１３、フリー層１３０およびキャップ層１６を備える。 - 特許庁

To prevent a writing error by maximizing an operation window in a free magnetic structure of a magnetoresistive element which is used as a cell of a magnetic random access memory.例文帳に追加

磁気ランダムアクセスメモリのセルとして用いられる磁気抵抗素子の自由磁気構造の動作窓を最大化する。 - 特許庁

To suppress the voltage drop of a main bit line which occurs at the time of read-out of a memory cell or at the time of charge of a sub-bit line.例文帳に追加

メモリセルの読み出し時又は副ビット線の充電時に発生する、主ビット線の電圧降下を抑制する。 - 特許庁

To solve the problem wherein a large increase in hardware is necessary, to save a memory cell from an error by providing parity bit.例文帳に追加

パリティビットを設けてメモリセルのエラーを救済するためには、相当量のハードウエア増加を覚悟しなければならない。 - 特許庁

To provide a method and an apparatus for protection from over-erasing a nonvolatile memory cell in response to a command for erasing.例文帳に追加

不揮発性メモリセルを消去命令に応じて過剰に消去することを保護する方法および装置を開示する。 - 特許庁

Memory blocks 10 to 17 are equipped with a mask ROM cell rows with mutually different values are stored therein.例文帳に追加

メモリブロック１０〜１７の各々にマスクＲＯＭセル行が備えられ、これらには互いに異なる値が格納されている。 - 特許庁

To further reduce a cell area when a semiconductor device has static memory cells.例文帳に追加

スタティック型のメモリセルを有する半導体記憶装置において、セル面積を従来よりも一層縮小化できるようにする。 - 特許庁

To provide a redundancy address bit programming circuit for a semiconductor memory device which can speedily and easily repair a defective cell.例文帳に追加

迅速かつ容易に不良セルの修理のできる半導体メモリ装置のリダンダンシーアドレスビットプログラミング回路を提供する。 - 特許庁

MC indicates a memory cell and is composed of a combination of current controlling element Qc and a variable resistor element Rc.例文帳に追加

ＭＣはメモリセルを示し、電流制御素子Ｑｃ及び可変抵抗素子Ｒｃの組み合わせにより構成される。 - 特許庁

To provide a semiconductor device which makes a ferroelectric memory cell minute and prevents a contact yield from decreasing, and its manufacturing method.例文帳に追加

強誘電体メモリセルを微細化し、コンタクト歩留まりの低下を抑制する半導体装置及びその製造方法。 - 特許庁

To provide a semiconductor storage device of which the memory cell characteristic can be evaluated externally without through a write-in driver or a sense amplifier.例文帳に追加

書込みドライバやセンスアンプを介さず外部からメモリセルの特性を評価できる半導体記憶装置を提供する。 - 特許庁

MEMORY CELL, METHOD OF CLEARING INFORMATION STORED IN THE SAME, AND NONVOLATILE SEMICONDUCTOR STORAGE APPARATUS WITH THE SAME例文帳に追加

メモリセル、このメモリセルに記録された情報の消去方法、及びこのメモリセルを備える不揮発性半導体記憶装置 - 特許庁