「N layer」に関連した英語例文の一覧と使い方(57ページ目) - Weblio英語例文検索

As compared with trenches 2a which are all made linear, the n-type drift layer 2 left between the trenches 2a is increased in strength to suppress the falling of the n-type drift layer 2.例文帳に追加

これにより、トレンチ２ａをすべて直線状にする場合と比較して、トレンチ２ａの間に残っているｎ型ドリフト層２の強度を高めることができ、ｎ型ドリフト層２が倒れてしまうことを抑制することができる。 - 特許庁

The silicide layer 12 is a low-resistance region, the second exposed regions 14R of the N^+-diffusion layer 14 are medium-resistance regions, and the exposed region 13R of the N-well 13 is a high-resistance region.例文帳に追加

シリサイド層１２は低抵抗領域を、Ｎ^＋拡散層１４の第二露出領域１４Ｒは中抵抗領域を、Ｎウェル１３の露出領域１３Ｒは高抵抗領域をそれぞれ形成している。 - 特許庁

Furthermore, a method for manufacturing an n^+-layer 11 and a p^+-layer 13 by applying both-side diffusion treatment to an n^--type wafer can be adopted and the production cost of a semiconductor device can be easily reduced.例文帳に追加

さらに、Ｎ^−型ウェーハに対して両面拡散処理を行ってＮ^＋層１１及びＰ^＋層１３を形成する製造方法の採用も可能になるので、半導体装置の製造コストの低減化も容易になる。 - 特許庁

An n+ buffer layer that is formed on the reverse side of an N- layer 11 consists of an inactive region 21 where the activation of ions is incomplete, and an active region 19 that is a region where the activation of ions has been improved.例文帳に追加

Ｎ^-層１１の裏面に形成されたｎ^+バッファ層は、イオンの活性化が不完全な領域である不活性領域２１と、イオンの活性化が高められた領域である活性領域１９とからなる。 - 特許庁

The n-type semiconductor layer 3 and the p-type semiconductor layer 5 each are provided with feeders 6 and 7 for the n-side electrode and p-side electrode on the surfaces of both semiconductor layers 3 and 5 opposite to the translucent substrate 2.例文帳に追加

ｎ型半導体層３及びｐ型半導体層５の各々には、ｎ側電極及びｐ側電極の給電部６，７が両半導体層３，５における透光性基板２と反対側の面に設けてある。 - 特許庁

When the element is viewed from the upper surface, the nitride semiconductor layer N has a square shape and the longitudinal direction of the stripe protrusion/recess structure is not parallel with any one of four sides of the square nitride semiconductor layer N.例文帳に追加

素子を上面視したとき、窒化物半導体層Ｎの形状は方形であり、かつ、前記ストライプ状の凹凸構造の長手方向は、方形の窒化物半導体層Ｎの４つの辺のいずれとも平行でない。 - 特許庁

In the electrophotographic photoreceptor having a photosensitive layer deposited on a conductive supporting body, the photosensitive layer contains a phthalocyanine compound and an azo compound expressed by general formula (1): Ar-(-N=N-Cp)_n.例文帳に追加

導電性支持体上に感光層を設けてなる電子写真感光体において、感光層にフタロシアニン化合物と一般式（１）で示されるアゾ化合物とを含有することを特徴とする電子写真感光体。 - 特許庁

A width W in Y-axis direction of the n^- semiconductor layer 3 in the slit area 105 is set smaller than that in Y-axis direction of the n^- semiconductor layer 3 in the high-potential island area 101.例文帳に追加

そして、スリット領域１０５におけるｎ^-半導体層３のＹ軸方向の幅Ｗは、高電位島領域１０１におけるｎ^-半導体層３のＹ軸方向の幅ＨＷよりも小さく設定されている。 - 特許庁

Further, a first resistance electrode 15, connected electrically to the N-type semiconductor layer 13, is formed through a contact hole CH3 formed in an interlayer insulating film 11 on the N-type semiconductor layer 13.例文帳に追加

また、Ｎ型半導体層１３上の層間絶縁膜１１に形成されたコンタクトホールＣＨ３を介して、Ｎ型半導体層１３に電気的に接続された第１の抵抗電極１５が形成されている。 - 特許庁

The method comprises treating the surface of the n-th layer metal plating film formed on the surface of the magnet with an aqueous solution containing organic carboxylic acid, then forming the (n+1)st layer metal plating film on this surface.例文帳に追加

磁石の表面に形成された第ｎ層金属めっき被膜の表面を有機カルボン酸含有水溶液で処理した後、その表面に第ｎ＋１層金属めっき被膜を形成することを特徴とする。 - 特許庁

The semiconductor device includes an n^-layer as a withstand voltage layer using silicon carbide, and a portion, which is exposed n a surface, of a pn junction interface keeping a reverse bias voltage can be protected with a thermal oxidation film containing negative charges.例文帳に追加

炭化珪素を用い、ｎ^-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護する。 - 特許庁

A gate insulation film 8 is formed, straddling the surface of a channel formation region 5 and the surface of the N-type epitaxial layer 3 adjacent to the surface of the channel formation region 5 on the N-type epitaxial layer 3.例文帳に追加

Ｎ型エピタキシャル層３上には、ゲート絶縁膜８が、チャネル形成領域５の表面およびチャネル形成領域５の表面に隣接するＮ型エピタキシャル層３の表面に跨って形成されている。 - 特許庁

Further, the impurity concentration of an n-type distorted silicon layer 28a and an n-type silicon-germanium layer is ≤1×10^19 cm^-3 in the location under the end of a gate electrode 26 wherein misfit dislocation occurs.例文帳に追加

また、ゲート電極２６の端部下のミスフィット転位が発生している場所において、ｎ型歪シリコン層２８ａおよびｎ型シリコン−ゲルマニウム層の不純物濃度は１×１０^19ｃｍ^-3以下になっている。 - 特許庁

An n-type buried layer 108 is formed at a part of a boundary between the p-type semiconductor substrate 106 and the n^--epitaxial layer 110 whereat at least the p-type well 114 is superposed when it is seen from the upper surface thereof.例文帳に追加

Ｐ型半導体基体１０６とＮ^−型エピタキシャル層１１０との境界の、上面から見て少なくともＰ型ウェル１１４と重なり合う部分にはＮ型埋め込み層１０８が形成されている。 - 特許庁

An anode electrode film 20 is subjected to ohmic junction to a surface n+ region 16 formed on the surface layer above the upper-part n- layer 14, while being under to the p-region 15 as well at a part (not shown).例文帳に追加

アノード電極膜２０は、上部ｎ^- 層１４上の表面層に形成された表面ｎ^+ 領域１６に対してオーミック接合しており、また図示していない部分でｐ領域１５ともオーミック接合している。 - 特許庁

A first gate electrode 5a is formed in each of a pair of trenches 3 holding the N^+-type first source layer 7 therebetween, and a second gate electrode 5b is formed in each of a pair of trenches 3 holding the N^+-type second source layer 9 therebetween.例文帳に追加

Ｎ＋型第１ソース層７を挟む１対のトレンチ３のそれぞれに第１ゲート電極５ａ、Ｎ＋型第２ソース層９を挟む１対のトレンチ３のそれぞれに第２ゲート電極５ｂを形成する。 - 特許庁

Energy En with a quantum level of a quantized level n of the first quantum well layer 7b and energy Em with a quantum level of a quantized level m of the second quantum well layer 7d satisfy a relation of En=Em, wherein n≠m.例文帳に追加

そして、第１量子井戸層７ｂの量子化レベルｎの量子準位のエネルギーＥｎと、第２量子井戸層７ｄの量子化レベルｍの量子準位のエネルギーＥｍとが、ｎ≠ｍにおいて、Ｅｎ＝Ｅｍとなる。 - 特許庁

A step of a surface of the first n-type semiconductor spacer layer 23 results from the heavily doped p-type semiconductor mesa 19, so a curvature of an interface between the second DBR 25 and the first n-type semiconductor spacer layer 23 is small.例文帳に追加

第１のｎ型半導体スペーサ層２３の表面の段差は、高濃度ｐ型半導体メサ１９に起因するので、第２のＤＢＲ２５と第１のｎ型半導体スペーサ層２３との界面の曲がりは小さい。 - 特許庁

Since this transverse power MOS-FET comprises an n-deep drain layer, the electric field does not concentrate not only on the A part right under the end of a gate electrode 23 but on the B part of the end of an n+ drain layer 20.例文帳に追加

本発明の横型パワーＭＯＳ−ＦＥＴではｎディープドレイン層を設けたため、ゲート電極２３端直下Ａ部のみならずｎ＋ドレイン層２０端Ｂ部にも電界が集中しないようになった。 - 特許庁

The semiconductor light emitting device 10 comprises an n-type semiconductor 12, an active layer 13, and a p-type semiconductor 14 while the active layer 13 is constituted so as to be pinched between the n-type semiconductor 12 and the p-type semiconductor 14.例文帳に追加

半導体発光デバイス１０は、ｎ型半導体１２、活性層１３、およびｐ型半導体１４を含み、活性層１３は、ｎ型半導体１２とｐ型半導体１４に挟まれるよう構成される。 - 特許庁

Thereby, when a high potential higher than that of the n-type diamond layer 3 is applied to a gate electrode 4, electrons present at an energy level of the lower end of a conduction band of the n-type diamond layer 3 easily reaches the surface 3a.例文帳に追加

これにより、ゲート電極４にｎ型ダイヤモンド層３より高い電位が与えられると、ｎ型ダイヤモンド層３の伝導帯下端のエネルギー準位に存在する電子が表面３ａに容易に達する。 - 特許庁

Consequently, the crystal growth of an n-type AlGaAs current block layer 11 and an n-type GaAs current block layer 12 can be smoothly performed and it is made possible to generate no cavity in the current block layers 11, 12.例文帳に追加

このため、ｎ型ＡｌＧａＡｓ電流ブロック層１１およびｎ型ＧａＡｓ電流ブロック層１２の結晶成長がスムーズになって、電流ブロック層１１，１２に空洞が生じないようにすることができる。 - 特許庁

An n-type channel cut layer 5 is formed at the vicinity of bottom surface of the first element separation 21 in the n-type well 3 and a p-type channel cut layer 6 is formed at the vicinity of bottom surface of the first element separation 21 of the p-type well 4.例文帳に追加

ｎ型ウェル３内の第１の素子分離２１の底面近傍にｎ型チャネルカット層５が形成され、ｐ型ウェル４の第１の素子分離２１の底面近傍にｐ型チャネルカット層６が形成されている。 - 特許庁

A conductive layer 9 is formed so that it covers the end face of a semiconductor chip, namely, it is in contact with a back surface electrode 7, entirely covers the end face of an n^+-type substrate 1 and an n^--type drift layer 2, and reaches a passivation film 6.例文帳に追加

半導体チップの端面を覆うように、すなわち裏面電極７と接し、ｎ^+型基板１およびｎ^-型ドリフト層２の端面を全面覆い、かつ、パッシベーション膜６に至るように導体層９を形成する。 - 特許庁

More specifically, the contact area between the N+ type source layer 7 of the sense cell Se and a sense side source electrode film 31 is smaller than the contact area between the N+ type source layer 7 of the main cell Ma and a main side source electrode film 21.例文帳に追加

つまり、センスセルＳｅのＮ＋型ソース層７とセンス側ソース電極膜３１とのコンタクト面積が、メインセルＭａのＮ＋型ソース層７とメイン側ソース電極膜２１とのコンタクト面積よりも小さくなっている。 - 特許庁

In the photovoltaic element 20, an n-type semiconductor coating liquid is discharged from a slit-like discharge port 12 of a coating device 1 to form the n-type semiconductor layer 23 on the electrode layer 22 formed on the insulating board 21.例文帳に追加

光起電力素子２０は、絶縁性基板２１に形成された電極層２２上に、塗布装置１のスリット形状の吐出口１２からｎ型半導体塗布液を吐出して、ｎ型半導体層２３を形成する。 - 特許庁

Growing of a p--type Si epitaxial layer 23 is made by supplying SiHCl3 gas of which conductive type of the epitaxial layer is made as an n-type and B2H6 gas into a reacting furnace in case of growing without using an n-type dopant.例文帳に追加

ｎ型のドーパントを用いずに成長させた場合にエピタキシャル層の導電型がｎ型になるＳｉＨＣｌ_3 ガスと、Ｂ_2 Ｈ_6 ガスとを反応炉内に供給して、ｐ^- 型のＳｉエピタキシャル層２３を成長させる。 - 特許庁

The basic structure of this lateral J-FET includes an n-type semiconductor layer 3 consisting of an n-type impurity region, and a p-type semiconductor layer 6 consisting of a p-type impurity region.例文帳に追加

この横型ＪＦＥＴの基本的構造は、ｎ型の不純物領域からなるｎ型半導体層３と、このｎ型半導体層３の上にｐ型の不純物領域からなるｐ型半導体層とを備える。 - 特許庁

Then, processing for forming an epitaxial layer whose impurity concentration is lower than that of the n type buffer layer 3, and for selectively injecting the n type impurity and the p type impurity into the upper face is repeated.例文帳に追加

次に、不純物濃度がｎ型バッファー層３の不純物濃度よりも低いエピタキシャル層を形成し、その上面にｎ型不純物及びｐ型不純物を選択的に注入する処理を繰り返す。 - 特許庁

A Schottky diode 10 is provided with an n+ type single-crystal silicon carbide substrate 12 and an n-type epitaxial silicon carbide layer 14, while through-holes (micropipes) 16 exist in the substrate 12 and the epitaxial silicon carbide layer 14.例文帳に追加

ショットキーダイオード１０はｎ^＋型の単結晶炭化珪素基板１２とｎ^−型のエピタキシャル炭化珪素層１４とを有し、基板１２及びエピタキシャル炭化珪素層１４には貫通孔（マイクロパイプ）１６が存在する。 - 特許庁

In the relation, n_0 is the refractive index of the outside region (air, adhesive or the like) and n is the refractive index of the outermost layer (n-th layer 24).例文帳に追加

０．９×｛（ｎ^２−ｎ_０^２）／２ｎ_０｝^２＜｛ｘ−（ｎ^２＋ｎ_０^^２）／２ｎ_０｝^２＋ｙ^２＜１．１×｛（ｎ^２−ｎ_０^２）／２ｎ_０｝^２ただし、ｎ__０は外側領域（空気、接着剤など）の屈折率、ｎは最外層（第ｎ層２４）の屈折率である。 - 特許庁

The lower layer 31 is formed by any of Ta-Si-O, Ta-Si-O-N, Ta-Si-Al-O, or Ta-Si-Al-O-N, and the heat generating resistor layer 33 is also formed by the same composition.例文帳に追加

下部層３１はＴａ−Ｓｉ−Ｏ、Ｔａ−Ｓｉ−Ｏ−Ｎ、Ｔａ−Ｓｉ−Ａｌ−Ｏ又はＴａ−Ｓｉ−Ａｌ−Ｏ−Ｎのいずれかで形成され、発熱抵抗層３３も同様の組成で形成される。 - 特許庁

In a light-emitting diode 1000 where light is extracted from the side of an n-type layer 11, an outer wiring trace portion 130f and an inner wiring trace portion 130g of an n-contact electrode impede light emission from a light-emitting layer 15.例文帳に追加

ｎ型層１１側から光取り出しを行う発光ダイオード１０００において、ｎコンタクト電極の外周線路部１３０ｆと内側線路部１３０ｇは、発光層１５からの発光の遮蔽物となる。 - 特許庁

There are formed on an n-GaAs substrate 101 a multiple distortion quantum well active layer 106, a second conductivity type semiconductor layer group (p-AlGaAs first upper cladding layer 108, p-AlGaAs second upper cladding layer 109, p-GaAs etching stop layer 110, p-AlGaAs third upper cladding layer 111, p-GaAs contact layer 112, and p^+-GaAs contact layer 113).例文帳に追加

ｎ-ＧaＡs基板１０１上に、多重歪量子井戸活性層１０６と第２導電型の半導体層群(ｐ-ＡlＧaＡs第１上クラッド層１０８,ｐ-ＡlＧaＡs第２上クラッド層１０９,ｐ-ＧaＡsエッチングストップ層１１０,ｐ-ＡlＧaＡs第３上クラッド層１１１,ｐ-ＧaＡsコンタクト層１１２およびｐ^+-ＧaＡsコンタクト層１１３)を形成する。 - 特許庁

The distributed feedback semiconductor laser device is provided with an active layer 23 to join carriers again, clad layers 24 and 26 as a p-type semiconductor layer for supplying a hole to the active layer 23, a buffer layer 22 as an n-type semiconductor layer for supplying an electron to the active layer 23, a diffraction lattice layer 25 formed in the p-type semiconductor layer, and so on.例文帳に追加

分布帰還型半導体レーザ素子は、キャリア再結合を行う活性層２３と、活性層２３へホールを供給するｐ型半導体層であるクラッド層２４，２６層と、活性層２３へ電子を供給するｎ型半導体層であるバッファ層２２と、ｐ型半導体層の中に形成された回折格子層２５などで構成される。 - 特許庁

The semiconductor light emitting diode includes a substrate and an n-type semiconductor layer, an active layer, a p-type semiconductor layer, and a p-type electrode having a first metal layer formed on the p-type semiconductor layer and a second metal layer formed on the first metal layer and reflecting light generated by the active layer, which are formed on the substrate in this order.例文帳に追加

基板、この基板上に順次に設けられたｎ型半導体層、活性層、ｐ型半導体層、ｐ型半導体層上に形成される第１金属層とこの第１金属層上に形成されて活性層から発生した光を反射させる第２金属層とを備えるｐ型電極と、を含む半導体発光ダイオードである。 - 特許庁

The thin-film photoelectric conversion device has at least a zinc oxide layer, a p-type semiconductor layer, the photoelectric conversion layer, and a back electrode layer in order from a light incident side, and is characterized in that a stoichiometric composition ratio of zinc oxide near the interface composed of the zinc oxide layer and p-type semiconductor layer is Zn:O=1+N:1 (where N>0).例文帳に追加

光入射側から順に、少なくとも酸化亜鉛層と、ｐ型半導体層と、光電変換層と、裏面電極層とを備える光電変換装置であって、酸化亜鉛層とｐ型半導体層からなる界面近傍における酸化亜鉛の化学量論組成比をＺｎ：Ｏ＝１＋Ｎ：１（ただし、Ｎ＞０）としたことを特徴とする、光電変換装置。 - 特許庁

The laser is provided with an n-InGaAsP grating layer 112 formed above an n-InP substrate 101, an AlGaInAs-MQW active layer 103 formed above the grating layer 112, and a ridge 114 which is formed above the active layer 103 and has a p-InP clad layer 106 and a p-InGaAs contact layer 108.例文帳に追加

ｎ−ＩｎＰ基板１０１の上方に形成されたｎ−ＩｎＧａＡｓＰ回折格子層１１２と、この回折格子層１１２の上方に形成されたＡｌＧａＩｎＡｓ−ＭＱＷ活性層１０３と、この活性層１０３の上に形成され、ｐ−ＩｎＰクラッド層１０６およびｐ−ＩｎＧａＡｓコンタクト層１０８を備えたリッジ部１１４とを有する。 - 特許庁

The electron source element 10a is structured with an n-type silicon substrate 1, a semiconductor layer 3 consisting of a polycrystalline silicon layer formed on the main surface of the n-type silicon substrate, a high-field drift layer consisting of an oxidized porous polycrystalline silicon layer formed on the semiconductor layer 3, and a surface electrode 7 formed on the high-field drift layer 6.例文帳に追加

電子源素子１０ａは、ｎ形シリコン基板１と、ｎ形シリコン基板１の主表面上に形成されたノンドープの多結晶シリコン層よりなる半導体層３と、半導体層３上に形成された酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６と、強電界ドリフト層６上に形成された表面電極７とで構成されている。 - 特許庁

A transparent oxide electrode 12 is provided on an insulating substrate, on which a diamond-like carbon layer 14, micro crystal p-type semiconductor layer 16, amorphous intrinsic semiconductor layer 20 and amorphous n-type semiconductor layer 22 are sequentially provided, with a metal electrode layer 24 provided on the amorphous n-type semiconductor layer 22.例文帳に追加

絶縁性基板上に透明酸化物電極１２を設け、その透明酸化物電極上にダイヤモンドライクカーボン層１４と微結晶ｐ型半導体層１６と非晶質真性半導体層２０と非晶質ｎ型半導体層２２とを順次設け、非晶質ｎ型半導体層２２の上に金属電極層２４とを設ける太陽電池装置およびその製造方法。 - 特許庁

The surface of the gate polysilicon 22 is covered with a gate oxide film 23, and the surface of the gate oxide film 23 is covered with a cathode film 24 subject to n-type doping with a density higher than that of the n^- drift layer.例文帳に追加

ゲートポリシリコン２２の表面をゲート酸化膜２３で覆い、ゲート酸化膜２３の表面を、ｎ^-ドリフト層よりも高濃度にｎ型ドープされたカソード膜２４で覆う。 - 特許庁

Afterwards, pre-treatment with HF is applied while utilizing the difference of an etching rate between the N-type impurity high concentration layer 36 and an oxide film 26, to which the N-type impurity is not implanted.例文帳に追加

その後、Ｎ型不純物高濃度層３６とＮ型不純物が注入されていない酸化膜２６とのエッチングレートの差を利用して、ＨＦによる前処理を施す。 - 特許庁

In addition, a fatty amide, preferably at least one kind selected from among an amide stearate, an amide N,N'-ethylenebisstearate and an amide palmitate, is added to a heat-sensitive recording layer.例文帳に追加

また、感熱記録層に脂肪酸アマイドを、好ましくは、ステアリン酸アマイド、Ｎ，Ｎ’−エチレンビスステアリン酸アマイド、パルミチン酸アマイドから選ばれる少なくとも１種を添加する。 - 特許庁

Moreover, an n-electrode 8 where an AlSi alloy film 6 and a Zn film 7 are stacked in order is made in close contact on the n-GaN layer 2, making ohmic contact.例文帳に追加

また、ｎ−ＧａＮ層２上に、ＡｌＳｉ合金膜６およびＺｎ膜７が順に積層されてなるｎ電極８が密着して形成されオーミック接触している。 - 特許庁

The high-field drift layer 6 constitutes a drift part, and the n-type silicon substrate 1 and an ohmic electrode (not illustrated) on the rear surface of the n-type silicon substrate 1 constitute a lower electrode.例文帳に追加

強電界ドリフト層６がドリフト部を構成し、ｎ形シリコン基板１とｎ形シリコン基板１の裏面のオーミック電極（図示せず）とで下部電極を構成している。 - 特許庁