「P bit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

P channel/Q channel for correctly demodulating phase modulated signal (PCH/QCH) bit shift parts 5 and 6 convert the data into an M bit smaller than the N bit by bit shifting the N bit amplitude data only for the number of shift bits.例文帳に追加

ＰＣＨ／ＱＣＨ用ビットシフト部５、６は、そのシフトビット数だけＮビットの振幅データをビットシフトすることによりＮビットよりも少ないＭビットに変換する。 - 特許庁

Here, the power p(i) is selected advantageously by applying a bit error rate minimization standard.例文帳に追加

累乗p(i)は、ビット誤り率最小化基準を適用することにより選ばれることが有利である。 - 特許庁

From a security perspective, it is strongly recommended that 1024-bit (or more) parameter ‘p’ be selected. 例文帳に追加

安全性の観点からパラメータ p のサイズは 1024 ビット以上を選択することを強く推奨する。 - 経済産業省

The multiplication method is provided for multiplying an m-bit multiplicand and an n-bit multiplier y using a k-bit arithmetic unit which can be used for calculating the product of a p-bit value and a q-bit value according to two or more combinations of p and q (p and q are natural numbers) satisfying p+q=k.例文帳に追加

本発明の乗算方法は、ｐ＋ｑ＝ｋ（ｐ、ｑは自然数）を満たすｐ、ｑの２つ以上の組み合わせに対して、ｐビットの値とｑビットの値の積の演算に使用可能なｋビットの演算器を用いて、ｍビットの被乗数ｘとｎビットの乗数ｙの積を乗算演算する乗算方法である。 - 特許庁

Since received data of the remaining P/2 of the P parallel bits is read from the received data memory 910 at the next second time, the received data of the remaining P/2 bit and the initial received data of P/2 bit are simultaneously transmitted to a message calculation part 913 as received data D211.例文帳に追加

次の２時刻目に、Pパラレルビットのうちの残りのP/2のビットの受信データが受信データメモリ９１０から読み出されるので、この残りのP/2のビットの受信データと、レジスタ９１２に一旦格納されていた先のP/2のビットの受信データとが同時に、受信データD211として、メッセージ計算部９１３に送信される。 - 特許庁

An update unit 344 replaces the S with a bit string which is a hash value in which a join bit string of the bit string S and the bit string R is generated as input, and substitutes the value of the bit string S before update into the bit string P.例文帳に追加

更新部３４４はビット列Ｓとビット列Ｒとの結合ビット列を入力として生成されるハッシュ値であるビット列にＳを置き換え、更新前のビット列Ｓの値をビット列Ｐに代入する。 - 特許庁

One page buffer P/B is connected to one bit line.例文帳に追加

１本のビット線に対応して、１個のページバッファＰ／Ｂが接続される。 - 特許庁

The comparison unit 320 compares a bit string TK' generated on the basis of the bit string Ks with the bit string TK, and if the both are matched, the update unit updates the bit string S and the bit string P.例文帳に追加

比較部３２０は、ビット列Ｋ_ｓに基づいて生成されたビット列ＴＫ’と前記ビット列ＴＫとを比較し、両者が一致する場合、更新部はビット列Ｓとビット列Ｐとを更新する。 - 特許庁

In the case of a Bloom filter row BF(p) in (C), since a fourth bit and an eighth bit in four Bloom filters bf(p-1) to bf(p-4) are referred to, 8 (=4X2) memory accesses are required.例文帳に追加

（Ｃ）において、ブルームフィルタ列ＢＦ（ｐ）の場合は、４個のブルームフィルタｂｆ（ｐ−１）〜ｂｆ（ｐ−４）内の４ビット目と８ビット目を参照するため、８（＝４×２）のメモリアクセスが必要となる。 - 特許庁

A padding part 102 combines the bit string representing n and a prescribed bit pattern to generate a bit string P, and adds the bit string P to a prescribed position of a message M input by an input part 101 to generate the message M'.例文帳に追加

パディング部１０２は、ｎを表すビット列と所定のビットパターンとを組み合わせてビット列Ｐを生成し、ビット列Ｐを、入力部１０１により入力されたメッセージＭの所定の位置に付加してメッセージＭ´を生成する。 - 特許庁

By control of a control part 914, received data of P/2 bit read, which is read first of the P parallel bits is once stored in a register 912 at the first initial time of two times.例文帳に追加

制御部９１４の制御によって、2時刻のうちの最初の1時刻目に、Pパラレルビットのうち先に読み出されたP/2のビットの受信データがレジスタ９１２に一旦格納される。 - 特許庁

Bit lines are formed in metal wiring layers and dispersed into two layers, whereby the pitch P of the bit lines can be relaxed.例文帳に追加

ビット線を金属配線層で形成し、２層に分散させることによってビット線のピッチＰを緩和することができる。 - 特許庁

From the perspective of security, it is strongly recommended to select 1024-bit parameter ‘p’. 例文帳に追加

2001 年 10月に NISTが FIPS PUB 186-2 (+ change notice 1)に提示した擬似乱数生成系の修正に従うべきである。 - 経済産業省

In a bit line precharge/equalizing circuit, a bit line precharge transistor P3 and bit line equalizing transistors N7, N8 are configured with complementary transistors of a P-type and an N-type.例文帳に追加

ビット線プリチャージ・イコライズ回路において、ビット線プリチャージトランジスタＰ３と、ビット線イコライズトランジスタＮ７及びＮ８とを、Ｐ型及びＮ型の相補なトランジスタで構成する。 - 特許庁

In the case of the transposition, bits at identical positions in each of the Bloom filters bf(p-1) to bf(p-4) are gathered, and bit strings each of which is gathered in accordance with the identical positions are arranged in order of a bit position.例文帳に追加

転置する場合、各ブルームフィルタｂｆ（ｐ−１）〜ｂｆ（ｐ−４）の同一位置のビットを集めて、同一位置ごとに集められたビット列を、ビット位置順に配列させる。 - 特許庁

An ink cartridge is constituted of an LSI chip (P chip) equipped with an OTP circuit which is added to record the ink remaining amount data and a memory control circuit having a function to reset the bit for an OPT to "0" by the unit of 1 bit.例文帳に追加

インク残量データを記録するために付加したOTP回路を備えるLSIチップ（Pチップ）とOPTを１ビット単位でビットを“０”にリセットする機能を有するメモリ制御回路より構成される。 - 特許庁

In the P frame, when the bit of cryptographic information is '0', the predictive mode is changed I mode, but when the bit is '1', the predictive mode is changed to F mode.例文帳に追加

Ｐフレームの場合、暗号情報のビットが”０”であれば、Ｉモードに予測モードを変更し、”１”であれば、Ｆモードに変更する。 - 特許庁

A bit stream division section 21 divides a coding bit stream 200 obtained by the coding sections 20 into a first bit stream 211a comprising I and P pictures, and a second bit stream 212a made of only a B picture.例文帳に追加

ビットストリーム分割部２１は、符号化部２０で求めた符号化ビットストリーム２００を、ＩピクチャとＰピクチャとからなる第１のビットストリーム２１１ａと、Ｂピクチャのみからなる第２のビットストリーム２１２ａとに分割する。 - 特許庁

Then using an encoding parameter P generates a bit stream key K_BS from the image key K_1 (S72).例文帳に追加

次に、画像鍵Ｋ＿Ｉから符号化パラメータＰを用いてビットストリーム鍵Ｋ＿ＢＳを生成する（Ｓ７２）。 - 特許庁

The amplitude (semi-amplitude) of this oscillation is set equal to the pitch p of the bit pattern.例文帳に追加

この振動の振幅（半振幅）は、ビットパターンのピッチｐと同じとなるように設定されている。 - 特許庁

A q-bit class code obtained by degenerating a p-bit code and the n-bit code from a blocking circuit 6 and an averaging circuit 7 is supplied from the degeneration ROM 8 to a learning circuit 53.例文帳に追加

ブロック化回路６、平均化回路７からのｐビットのコードとｎビットのコードとを縮退させたｑビットのクラスコードは、縮退ＲＯＭ８から学習回路５３へ供給される。 - 特許庁

To provide a barrel shifter device and a barrel shifting method for achieving a P bit barrel shifter whose bit width is wider by adding a few pieces of hardware to a plurality of N bit barrel shifters.例文帳に追加

複数のＮビットバレルシフタに対して僅かなハードウェアを追加することで、ビット幅のより広いＰビットバレルシフタを実現したバレルシフタ装置及びバレルシフト方法を提供する。 - 特許庁

An information storage unit 310 stores two different bit strings S and P, a bit string R, a bit string Ks which is a shared key with a bit string S radio tag, and a bit string TK which is a hash value generated in a radio tag on the basis of a shared key Kt.例文帳に追加

情報記憶部３１０はふたつの異なるビット列Ｓとビット列Ｐ、ビット列Ｒ、ビット列Ｓ無線タグとの共有鍵であるビット列Ｋ_ｓ、および共有鍵Ｋ_ｔに基づいて無線タグ内で生成されたハッシュ値であるビット列ＴＫを格納する。 - 特許庁

When the bit line precharge operation is terminated, a bit line equalizing control signal BLEQ is set to an H level, a bit line precharge control signal BLPR is set to an L level, and the P-type bit line precharge transistor P3 and the N-type bit line equalizing transistors N7, N8 are all turned off.例文帳に追加

ビット線プリチャージ動作の終了時には、ビット線イコライズ制御信号ＢＬＥＱをＨレベルに、ビット線プリチャージ制御信号ＢＬＰＲをＬレベルにして、Ｐ型ビット線プリチャージトランジスタＰ３及びＮ型ビット線イコライズトランジスタＮ７、Ｎ８を全てオフする。 - 特許庁

The number p of bits of the logarithmic conversion high-order bit string D is set from relation of n=2^P based on the number n of bits of the inputted data B^ here.例文帳に追加

ここで、入力データＢのビット数ｎに基いて、ｎ＝２^ｐの関係から対数変換上位ビット列Ｄのビット数ｐを設定する。 - 特許庁

the syndrome S is inputted into burst error pattern generating circuits 2-1 through 2-p which overlap by b-1 bits with each other, with each having information framework of 2b-bit length.例文帳に追加

互いにｂ−１ビット重なり、長さ２ｂビットの情報枠のバースト誤りパターン生成回路２-1〜２-pにシンドロームＳを入力する。 - 特許庁

A bit line load 380 is coupled to a pair of bit lines and provided with bipolar pull-up transistors 389 and 403, P type transistors 390 and 404, a NAND logic gate 395 and a P type equalizing transistor.例文帳に追加

ビット・ライン負荷３８０は、１つのビット・ライン対と結合され、バイポーラ・プルアップ・トランジスタ３８９，４０３，Ｐ形トランジスタ３９０，４０４，ＮＡＮＤ論理ゲート３９５，およびＰ形等化トランジスタを含む。 - 特許庁

Then the 1-bit signal strings are converted into analog signals by means of the uniform (p-1) 1-bit digital/analog converter rows 13 and the analog signals are integrated by means of an analog adder 14.例文帳に追加

そして、１ビット信号列を均一な（ｐ−１）個の１ビットディジタル・アナログ変換器列１３でアナログに変換してアナログ加算器１４で総合する。 - 特許庁

After the establishment of the synchronization, an error bit insert section 14 inserts an error bit to a signal pattern P to obtain a signal pattern P1 and outputs it to the opposed transmitter.例文帳に追加

同期確立後には、エラービット挿入部１４が、信号パターンＰにエラービットを挿入した信号パターンＰ１を対向する伝送装置に出力する。 - 特許庁

The sound insulating cover 40 for the bit also has a double cylinder structure and is formed to cover the bit 111 and an abutting part P on the machined object.例文帳に追加

また、ビット用防音カバー４０も二重筒構造を有し、ビット１１１およびその加工対象物との当接部Ｐを覆うように形成される。 - 特許庁

This resistance change memory device includes: memory cells MC; bit lines BL; plate lines PL; a P well 100P; and a drive circuit.例文帳に追加

メモリセルＭＣと、ビット線ＢＬおよびプレート線ＰＬと、Ｐウェル１００Ｐと、駆動回路とを有する。 - 特許庁

The cutter bit 11 of an excavating member 10 installed inside a pipe P is disposed at the position eccentric to the shell axis of the pipe P.例文帳に追加

パイプＰの内側に設けられた掘削部材１０におけるカッタビット１１は、パイプＰの管体軸心から偏心した位置に配置されている。 - 特許庁

The difference signal local bit extract means 200 extracts M bits from the LSB of the vicinity difference signal D of the N-bit image input signal X to generate a difference local bit signal P.例文帳に追加

差分信号局所ビット抽出手段２００は、Ｎビット画像入力信号Ｘの近傍差分信号ＤのＬＳＢからＭビットを抽出し、差分局所ビット信号Ｐを生成する。 - 特許庁

An SRAM comprises: a plurality of replica bit lines rplbt [0] to [p], which are arranged in a column direction; a plurality of replica memory cells RPLCELL which are respectively connected to the replica bit lines; and a plurality of inverters INV [0] to [p] which are respectively connected to the replica bit lines.例文帳に追加

ＳＲＡＭにおいて、列方向に配置された複数のレプリカ・ビット線ｒｐｌｂｔ［０］〜［ｐ］と、レプリカ・ビット線にそれぞれ接続された複数のレプリカ・メモリセルＲＰＬＣＥＬＬと、レプリカ・ビット線にそれぞれ接続された複数のインバータＩＮＶ［０］〜［ｐ］とを有する。 - 特許庁

These parallel computers are constituted of a quadrature shift register 6 and a memory 3, data is transferred to the quadrature shift register 6 with P bit width by an M step, the data is transferred (inputted/outputted) to the memory 3 with M bit width by a P step.例文帳に追加

直交シフトレジスタ６と、メモリ３とからなり、直交シフトレジスタ６にデータがＰビット幅でＭステップにより転送され、メモリ３にそのデータがＭビット幅でＰステップにより転送（入出力）される。 - 特許庁

In each wireless tag has unique individual data which is obtained by converting original individual data into a Q-bit data with increased bit width so that proportions of "1" and "0" are significantly different from each other by P bits (Q>P).例文帳に追加

各無線タグは、当初の個別データのＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換されたビット幅拡張後の個別データを固有な個別データとしている。 - 特許庁

To generate a pseudo-random bit sequence having improved statistical characteristics by guiding a feedback bit from each generated sequence of a P-sub-sequence, and modifying the P-sub-sequence by one or a plurality of modifier bits.例文帳に追加

隣接した複数のＰサブシーケンスを含む主擬似ランダムビットシーケンスによって光ビームを変調することにより、光ビームが伝搬する媒体の回転を決定するための方法および装置を提供する。 - 特許庁

And, in the read circuit, the semiconductor circuit memory device has the P-type transistor connected to the bit line, and a P-type transistor connected in series between the P-type transistor and a power supply source and connected to a read column selection signal.例文帳に追加

そして、ビットラインに接続されたＰ型トランジスタと、電源ソースとの間に直列に接続されるとともに、リードカラムセレクション信号に接続されたＰ型トランジスタをリード回路内に有する。 - 特許庁

In second transposition, a first transposed Bloom filter tbf(p) is divided by a word bit width w into c segments.例文帳に追加

２回目の転置では、第１の転置ブルームフィルタｔｂｆ（ｐ）をワードのビット幅ｗでｃ個に分割する。 - 特許庁

Nearby a surface of an n-type well 11, a p-type diffusion region 12 to be a bit line is formed in a stripe shape.例文帳に追加

ｎ型ウェル１１の表面付近にビット線となるｐ型拡散領域１２をストライプ状に形成する。 - 特許庁

Also, the data quantity and bit rate are outputted in the order of display from the information (I, P, B picture) of the compression of each picture.例文帳に追加

また各画像の圧縮の情報（Ｉ，Ｐ，Bピクチャ）から表示順にデータ量及びビットレートを出力する。 - 特許庁

A filtering means 300 applies proper filtering processing to the signal P to convert into a local bit filtering signal Q.例文帳に追加

フィルタリング手段３００は、Ｐに適当なフィルタリング処理を行い、局所ビットフィルタリング信号Ｑへ変換する。 - 特許庁

In ST8, the recordable remaining time is calculated from the average bit rate and the free disk capacity P of the data storage means.例文帳に追加

ＳＴ８では、平均ビットレートとデータストレージ手段の空き容量Ｐから記録可能残り時間を算出する。 - 特許庁

This programmable divider 10 sends out a binary number P divided by dividing an n-bit binary number F by a program value.例文帳に追加

プログラマブル除算器１０は、ｎビット２進数Ｆをプログラム値で割って、除算された２進数Ｐを送り出す。 - 特許庁

When a variable is divided by a number (p), an operation where the number (p) where the value of the respective bits of one unit bit length (bit length (i)) from the lowest place is 1 as the number (p) is used and a part of the variable is used for at least a part of a quotient is performed.例文帳に追加

変数を数ｐで除算する場合、前記数ｐとして最下位桁から少なくとも1単位ビット長（ビット長ｉ）の各ビットの値が１である数ｐを用い、且つ前記変数の一部を前記商の少なくとも一部に利用した演算を行なうものである。 - 特許庁