「P bit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A color signal control means 100 decomposes an input color signal of m components per bit, compounds them and generates a color signal P of (m+k) components.例文帳に追加

色信号制御手段１００は、ｍ成分の入力色信号をビット単位で分解、合成して、ｍ＋ｋ成分の色信号Ｐを生成する。 - 特許庁

A pilot symbol P and a TPC bit T have neither phase rotation nor level variation in the case of, e.g. (1).例文帳に追加

例えば、(1)のようにすれば、パイロットシンボルＰやＴＰＣビットＴに位相回転やレベル変動が生じないようにできる。 - 特許庁

Nearby a surface of an n-type well 11, a p-type diffusion region 12 to be a bit line is formed in a stripe shape.例文帳に追加

ｎ型ウェル１１の表面付近にビット線となるｐ型拡散領域１２をストライプ状に形成する。 - 特許庁

This resistance change memory device includes: memory cells MC; bit lines BL; plate lines PL; a P well 100P; and a drive circuit.例文帳に追加

メモリセルＭＣと、ビット線ＢＬおよびプレート線ＰＬと、Ｐウェル１００Ｐと、駆動回路とを有する。 - 特許庁

Bit lines BL and XBL are precharged by turning on a p type MOS-FET 30 connected to a power source line.例文帳に追加

電源ラインと接続されるｐ型ＭＯＳ・ＦＥＴ３０はオンすることで、ビットラインＢＬ、ＸＢＬをプリチャージする。 - 特許庁

This programmable divider 10 sends out a binary number P divided by dividing an n-bit binary number F by a program value.例文帳に追加

プログラマブル除算器１０は、ｎビット２進数Ｆをプログラム値で割って、除算された２進数Ｐを送り出す。 - 特許庁

To enable a DVS control with higher performance by modulating so that a code word of (q) bit can be obtained from input data of (p) bit (q>p) satisfying a specified run-length limitation rule by a small hardware employing encoding tables whole number is smaller than that in a conventional technique.例文帳に追加

複数の符号化テーブルを用いてｐビットの入力データ語をｑビット（ｑ＞ｐ）の符号語に変調する変調方法や変調装置では、入力データ語の出現頻度を考慮していないため、より性能の高いＤＳＶ制御が困難である。 - 特許庁

In the memory device, the bit lines B_1 to B_n and the plate electrode lines P_1 to P_n are both disposed in a row direction, and resistance values between both ends of the bit lines B_1 to B_n and resistance values between both ends of the plate electrode lines P_1 to P_n are made same.例文帳に追加

このメモリ装置において、ビット線Ｂ_1〜Ｂ_nとプレート電極線Ｐ_1〜Ｐ_nとを共に列方向に配置し、かつビット線Ｂ_1〜Ｂ_nの各々における両端間の抵抗値とプレート電極線Ｐ_1〜Ｐ_nの各々における両端間の抵抗値とを同一にする。 - 特許庁

To provide an interleaver for interleaving a partial-bit reversal order (P-BRO) in a communication system and a method for optimizing parameters according to the interleaver size.例文帳に追加

通信システムにおいて部分ビット逆相順(partial-bit reversal order；Ｐ−ＢＲＯ)インターリービングのためのインターリーバー及びそのインターリーバーサイズに従うパラメータを最適化するための方法を提供する。 - 特許庁

Coding means 2313 performs BCH coding to the bit string of p bits and outputs the coded bit string as a wake-up ID showing a radio base station that is wished to be woken up.例文帳に追加

符号化手段２３１３は、ｐビットのビット列をＢＣＨ符号化し、その符号化後のビット列をウェイクアップさせたい無線基地局を示すウェイクアップＩＤとして出力する。 - 特許庁

In this embodiment, the semiconductor memory 1 is provided with bit lines 3 formed by injecting n-type impurity into a p-type semiconductor substrate 2 and word lines 5 formed on a semiconductor substrate 1 which are perpendicular to respective bit lines 3.例文帳に追加

本実施例の半導体記憶装置１は、ｐ型半導体基板２にｎ型不純物を注入して形成されたビット線３と、半導体基板１上に各ビット線３と直交するように形成されたワード線５とを備えてなる。 - 特許庁

In the case of a Bloom filter row BF(p) in (C), since a fourth bit and an eighth bit in four Bloom filters bf(p-1) to bf(p-4) are referred to, 8 (=4X2) memory accesses are required.例文帳に追加

（Ｃ）において、ブルームフィルタ列ＢＦ（ｐ）の場合は、４個のブルームフィルタｂｆ（ｐ−１）〜ｂｆ（ｐ−４）内の４ビット目と８ビット目を参照するため、８（＝４×２）のメモリアクセスが必要となる。 - 特許庁

After the establishment of the synchronization, an error bit insert section 14 inserts an error bit to a signal pattern P to obtain a signal pattern P1 and outputs it to the opposed transmitter.例文帳に追加

同期確立後には、エラービット挿入部１４が、信号パターンＰにエラービットを挿入した信号パターンＰ１を対向する伝送装置に出力する。 - 特許庁

An angle θ1 formed by a straight line connecting the peak of the contour of the moving area of the bit and a tip end of the bit most separated from the peak and a straight line orthogonal to the rotary axis P is within the range of 40° to 50°.例文帳に追加

ビットの移動領域の輪郭の頂点と、この頂点より最も離間したビットの尖端とを結んだ直線と、回転軸Ｐに直交する直線とのなす角度θ１は４０°〜５０°の範囲内である。 - 特許庁

A contour of a moving area of a bit in the case of projecting the moving area of the bit when the cutter head 43 is rotated on a surface in parallel with the rotary axis P is roughly a chevron shape whose peak is a distal end of the cutter head 43.例文帳に追加

カッタヘッド４３の回転時におけるビットの移動領域を回転軸Ｐに対して平行な面に投影した場合のビットの移動領域の輪郭は、カッタヘッド４３の先端を頂点とする略山型形状である。 - 特許庁

The address converting circuit 113 uses a transfered address ADRt, as it is, in a lower 12 bit using the address P transfered to a upper 20 bit, so as to access a main memory.例文帳に追加

アドレス変換回路１１３は、上位２０ビットに渡された物理アドレスＰを用い、下位１２ビットに転送アドレスADRtをそのまま使用することにより、メインメモリをアクセスする。 - 特許庁

An input output interface 4 receives an external clock signal SCLK and communicates communication data SIN comprising a prescribed number of frames in a prescribed bit number including the parity bit P synchronously with the clock signal by each bit with other electronic circuit.例文帳に追加

入出力インターフェース４は、外部からのクロック信号ＳＣＬＫを受け、これに同期してパリティビットＰを含む所定ビット数の所定数のフレームからなる通信データＳＩＮを、他の電子回路との間でビットごとに通信する。 - 特許庁

This invention is expanded so that any necessary number of the pilot Walsh sequence can be generated by substituting each bit in the 64 chips (all 0 P) that depend on the bit value and in the K-bit Walsh sequence that has the sequence (all 1 M).例文帳に追加

本発明は、パイロットウォルシュシーケンスのどんな必要な数も、そのビットの値に依存している64チップ全０Pおよび全１Mシーケンスを有するKビットウォルシュシーケンスにおける各ビットを代用することにより発生されるように拡張される。 - 特許庁

A mean cycle calculating means 25 finds the moving average Ta of the detected bit cycles Tb successively and a variation tendency value calculating means 26 finds the moving average of deviation in the detected bit cycles Tb successively as a variation tendency value P showing the tendency of variation of the bit cycles.例文帳に追加

平均周期算出手段２５は検出されたビット周期Ｔｂの移動平均Ｔａを順次求め、変動傾向値算出手段２６は、検出されたビット周期Ｔｂの偏差の移動平均をビット周期の変動の傾向を表す変動傾向値Ｐとして順次求める。 - 特許庁

A scene change detection section 21 detects whether or not a bit stream includes a scene change when the IP picture in an MPEG2 bit stream is converted into the P-VOP in an MPEG4 bit stream on the basis of an estimate value of complexity with respect to each VOP.例文帳に追加

シーンチェンジ検出部２１は、各ＶＯＰに対するコンプレキシティの推定値に基づいて、ＭＰＥＧ２ビットストリームにおけるＩピクチャをＭＰＥＧ４ビットストリームにおけるＰ−ＶＯＰに変換するとき、シーンチェンジが含まれるか否かの検出を行う。 - 特許庁

This device is provided with (n) shift register parts for constituting 'p+log2n' stages of one-bit shift registers while using a changeover switch for sharing an input latch and an output latch in respectively similar configurations concerning n-dimensional input data having a quantized bit number (p) and 'n/2' butterfly arithmetic parts for performing addition/subtraction at the interval of one bit.例文帳に追加

量子化ビット数ｐのｎ次元の入力データに対してそれぞれ同様の構成をなし、入力ラッチと出力ラッチを共用化する切替スイッチを用いて“ｐ＋ｌｏｇ_2ｎ”段の１ビットシフトレジスタを構成するｎ個のシフトレジスタ部と、１ビットごとに加減算を行う“ｎ／２”個のバタフライ演算部を備える。 - 特許庁

In a SRAM, a cut-off circuit 12a comprises a P channel MOS transistor 34 connected between a source of a N-channel MOS transistor 13a constituting a bit line load and one end of a bit line BL and an inverter 33 giving an inversion signal of a signal appearing at one end of a bit line B to a gate of the P-channel MOS transistor 34.例文帳に追加

ＳＲＡＭにおいて、遮断回路１２ａは、ビット線負荷を構成するＮチャネルＭＯＳトランジスタ１３ａのソースとビット線ＢＬの一方端との間に接続されたＰチャネルＭＯＳトランジスタ３４と、ビット線ＢＬの一方端に現われる信号の反転信号をＰチャネルＭＯＳトランジスタ３４のゲートに与えるインバータ３３とを含む。 - 特許庁

An access transistor provided between a storage node and a bit line is a P-channel MOS transistor composed of P-type impurity regions 202 and 204 formed within an N-type well 254 and a gate electrode 218.例文帳に追加

記憶ノードとビット線との間に設けられるアクセストランジスタは、Ｎ型ウェル２５４内に形成されるＰ型の不純物領域２０２，２０４およびゲート電極２１８で構成されるＰチャネルＭＯＳトランジスタからなる。 - 特許庁

To prevent a step of an inter layer insulating film which is caused from ununiformity of a concentration of a P type impurity ion-implanted into the inter layer insulating film in a P+pickup area and failure of a bridge between bit lines related to it.例文帳に追加

Ｐ＋ピックアップ領域の層間絶縁膜内にイオン注入されるＰ型不純物の濃度の不均一によって生じる層間絶縁膜の段差及びそれに係るビットライン間ブリッジの不良を防止する。 - 特許庁

Selective transistors Trs1 and Trs2 are respectively provided in the P-well regions same as the memory cell transistors bonded with corresponding sub bit lines, out of the P-well regions 10.1 and 10.2.例文帳に追加

選択トランジスタＴｒｓ１およびＴｒｓ２は、Ｐウェル領域１０．１および１０．２のうち、対応するサブビット線が結合するメモリセルトランジスタと同一のＰウェル領域に設けられる。 - 特許庁

At this time, when the p/n bit converter 12 is composed of a ROM because of m/p, the storage capacity of the ROM can be reduced, and the circuit scale of the demodulator can be reduced.例文帳に追加

このとき、ｍ＞ｐのためにｐビット−ｎビット変換器１２をＲＯＭで構成したときＲＯＭの記憶容量は少なくてすみ、復調器の回路規模は小さくてすむ。 - 特許庁

A first transfer gate 240 provided between a memory cell MC and a bit line BL has P type and N type MOS transistors Xfer (P, N) connected to a sub-word line decoder SWDec.例文帳に追加

メモリセルＭＣとビット線ＢＬとの間に設けられた第１のトランスファーゲート２４０は、サブワード線デコーダＳＷＤｅｃに接続されたＰ型及びＮ型ＭＯＳトランジスタＸｆｅｒ（Ｐ，Ｎ）を有する。 - 特許庁

By control of a control part 914, received data of P/2 bit read, which is read first of the P parallel bits is once stored in a register 912 at the first initial time of two times.例文帳に追加

制御部９１４の制御によって、2時刻のうちの最初の1時刻目に、Pパラレルビットのうち先に読み出されたP/2のビットの受信データがレジスタ９１２に一旦格納される。 - 特許庁

If the data of N bit is outputted in serial data with horizontal signal lines 282 of P units, with the number of columns of a pixel part being C and the number of horizontal blanks being B, the total output clock number becomes "(C+B)*N/P".例文帳に追加

この際には、画素部の列数Ｃ、水平ブランク数Ｂとし、ＮビットのデータをＰ本の水平信号線２８２でシリアルデータにして出力する場合は、総出力クロック数は、“（Ｃ＋Ｂ）＊Ｎ／Ｐ”となる。 - 特許庁

The storage device further comprises a P-type dense impurity concentration region 332a formed in the P-type well region 332 becoming a third bit line in such a manner that the impurity concentration region 332a is interposed between P-type thin impurity concentration regions 332b and 332c.例文帳に追加

第３ビット線となるＰ型のウェル領域３３２内には、Ｐ型の不純物濃度が濃い領域３３２ａを形成し、さらにＰ型の不純物濃度の濃い領域３３２ａはＰ型の不純物濃度の薄い領域３３２ｂ，３３２ｃで挟まれている。 - 特許庁

When all of the plurality of binary bit maps 10 have the same color 18, "n" binary bit maps are combined to make a "p"-bit multi-bit image to identify an overprint 24a and calculate an exposure set 28 required for imaging each overprint density 26a and the original density 12a.例文帳に追加

複数の２値ビットマップ１０の全てについて色１８が同一である場合において、”ｎ”個の２値ビットマップを組み合わせて”ｐ”ビットのマルチビット画像として、オーバープリント２４ａを特定し、各オーバープリント濃度２６ａおよび元の濃度１２ａを画像化するために必要とされる露光量セット２８を計算する。 - 特許庁

When introducing p-type impurities, a p-n junction diode is formed from this p+ impurity region 13 and n- impurity region 6, so that even if the p-n bonding diode is made conducting by reverse bias and even if a transistor is conducted by applying voltage to a gate electrode 5, no current will flow from a bit line 19 to the source line 17a.例文帳に追加

ｐ型の不純物が導入される場合、このｐ＋不純物領域１３とｎ−不純物領域６とによってｐｎ接合ダイオードが形成されるので、ゲート電極５に電圧を与えてトランジスタを導通させてもこのｐｎ接合ダイオードが逆バイアスされて導通せず、ビット線１９からソース線１７ａへ電流が流れない。 - 特許庁

This excavating blade constitutes a cylindrical base material 11 installable on the lower end of the steel pipe pile P; embeds a long size bit 12 at a predetermined interval at a predetermined angle inside the base material 11; and excavates the ground by exposing the lower end of the bit 12 from the base material 11 in excavation.例文帳に追加

鋼管杭Ｐ等の下端に装着可能な円筒形の母材１１を構成し、その母材１１の内部に、長尺のビット１２を所定間隔を有しかつ所定角度を有して埋設し、掘削時には上記ビット１２の下端が母材１１より露出して地盤を掘削する掘削刃。 - 特許庁

At precharging, in a first circuit constituted of a P-type transistor 3 whose one edge is connected with a power supply voltage VDD, and whose other edge is diode-connected with bit wires bit1 to 3, the voltages of the bit wires bit1 to 3 are made close to a prescribed first voltage.例文帳に追加

プリチャージ動作時、一端を電源電圧ＶＤＤに、他端をビット線ｂｉｔ１〜３にダイオード接続されたＰ型のトランジスタ３からなる第１の回路は、ビット線ｂｉｔ１〜３の電圧を所定の第１の電圧に近づける。 - 特許庁

Because the coding processing is changed into the fixed bit rate when the free disk capacity P becomes the prescribed amount LM or below, the recordable remaining time can accurately be displayed by calculating the recordable remaining time from the bit rate at this moment and the free disk capacity of the data storage.例文帳に追加

空き容量Ｐが所定量ＬＭ以下となったときに符号化処理が固定ビットレートに切り換えられるので、このときのビットレートとデータストレージの空き容量から記録可能残り時間を算出することで、記録可能残り時間を精度良く表示できる。 - 特許庁

When a bit line BL is defective due to short-circuiting to the line of the ground potential GND, the P-channel MOS transistor 34 is made non-conductive, the current is prevented from leaking from the line of a power source potential VCC to the line of the ground potential GND through the defective bit line BL.例文帳に追加

ビット線ＢＬが接地電位ＧＮＤのラインにショートした不良ビット線である場合は、ＰチャネルＭＯＳトランジスタ３４は非導通になり、電源電位ＶＣＣのラインから不良ビット線ＢＬを介して接地電位ＧＮＤのラインに電流がリークすることが防止される。 - 特許庁

The optotype control section 30 controls the size and the brightness of the optotype so as to make the optotype get smaller bit by bit while gradually reducing the brightness of the optotype displayed in the optotype display section 10 as the optotype display section 10 approaches a subject's pupil P arranged in a reference position.例文帳に追加

視標制御部３０は、視標表示部１０が基準位置に配置する被験者の瞳孔Ｐに接近するにつれて、視標表示部１０に表示される視標の輝度が徐々に低くなりつつ、視標が少しずつ小さくなるように視標の大きさと輝度とを制御している。 - 特許庁

A GOV structure decision section 22 decides it that the I picture of the MPEG2 bit stream is not converted into the P-VOP of the MPEG4 bit stream when the scene change detection section 21 detects a scene change.例文帳に追加

ＧＯＶ構造決定部２２は、シーンチェンジ検出部２１においてシーンチェンジが検出された場合、ＭＰＥＧ２ビットストリームにおけるＩピクチャから、ＭＰＥＧ４ビットストリームのＰ−ＶＯＰへの変換を行わないことを決定する。 - 特許庁

Instead of conventional mod arithmetic and Montgomery conversion, an n-bit Montgomery conversion result m'(=mR mod p) is obtained from 2n-bit input m by Montgomery reduction and montgomery multiplication composed of multiplication, addition and bit shifting without using the division.例文帳に追加

従来のｍｏｄ演算及びモンゴメリ変換に代えて、乗算、加算及びビットシフトからなるモンゴメリ還元とモンゴメリ乗算とにより、除算を用いずに２ｎビットの入力ｍからｎビットのモンゴメリ変換結果ｍ’（＝ｍＲ ｍｏｄ ｐ）を得る構成としたので、上記課題を解決できる。 - 特許庁

The method for recording data in a compact disk includes (a) the step of modulating 1-byte data into a p-channel bit, and (b) the step of performing recording such that for a minimum mark length, p/q is larger than 4.5 and smaller than 8 at the time of q channel bit, and format efficiency is larger than 0.6 and smaller than 1.0.例文帳に追加

本発明は、コンパクトディスクにデータを記録する方法において、（ａ）１バイトのデータをｐチャンネルビットに変調する段階と、（ｂ）最小マーク長をｑチャンネルビットに該当する時にｐ／ｑは４．５より大きくて８より小さく、フォーマット効率は０．６より大きくて１．０より小さく記録を行う段階と、を含むことを特徴とする。 - 特許庁

Since received data of the remaining P/2 of the P parallel bits is read from the received data memory 910 at the next second time, the received data of the remaining P/2 bit and the initial received data of P/2 bit are simultaneously transmitted to a message calculation part 913 as received data D211.例文帳に追加

次の２時刻目に、Pパラレルビットのうちの残りのP/2のビットの受信データが受信データメモリ９１０から読み出されるので、この残りのP/2のビットの受信データと、レジスタ９１２に一旦格納されていた先のP/2のビットの受信データとが同時に、受信データD211として、メッセージ計算部９１３に送信される。 - 特許庁

A precharge release signal ϕ generated by a NOR circuit 20 and an inverter 21 turns off the p type MOS-FET 30 to float the bit lines BL and XBL in a standby mode and performs precharge control that turns on the p type MOS-FET 30 in a read mode and a write mode to precharge the bit lines BL and XBL.例文帳に追加

ＮＯＲ回路２０およびインバータ２１が生成するプリチャージ解除信号φは、スタンバイモードの期間はｐ型ＭＯＳ・ＦＥＴ３０をオフしてビットラインＢＬ、ＸＢＬをフローティング状態にし、読み出しモードおよび書き込みモードの期間はｐ型ＭＯＳ・ＦＥＴ３０をオンしてビットラインＢＬ、ＸＢＬをプリチャージするプリチャージ制御を行う。 - 特許庁

An upper bit transmission control unit 104 sets a transmission interval of upper bits of a CQI input from an S/P conversion unit 103, to a value longer than the transmission interval of lower bits of the CQI, and a lower bit transmission control unit 105 sets a transmission interval of lower bits of the CQI input from the S/P conversion unit 103.例文帳に追加

上位ビット送信制御部１０４は、Ｓ／Ｐ変換部１０３から入力されるＣＱＩの上位ビットの送信間隔を、ＣＱＩの下位ビットの送信間隔よりも長くなるように設定し、下位ビット送信制御部１０５は、Ｓ／Ｐ変換部１０３から入力されるＣＱＩの下位ビットの送信間隔を設定する。 - 特許庁

A bit stream analysis unit 32 analyzes a bit stream acquired by a bit stream acquisition unit 31, generates an index file by analyzing results of processes executed by an encoder 36 and a proxy file storage unit 37, supplies the index file to an index file storage unit 33 for storage and further supplies an I picture and a P picture to a decoder 34.例文帳に追加

ビットストリーム解析部３２は、ビットストリーム取得部３１により取得されたビットストリームを解析するとともに、エンコーダ３６、および、プロクシファイル記憶部３７により実行される処理の結果を解析し、インデックスファイルを生成し、インデックスファイル記憶部３３に供給して記憶させ、更に、ＩピクチャおよびＰピクチャを、デコーダ３４に供給する。 - 特許庁

By this, the face of the game board P can be protected by the security board S, and when balls are bit in between the security board S and the game board P, the bite-in of the balls can be eliminated by advancing forward the displacement board member 63 of the security board S.例文帳に追加

しかして、当該セキュリティ板Ｓにより遊技盤Ｐの盤面を保護すると共に、球噛みがセキュリティ板Ｓと遊技盤Ｐとの間に生じたとき、セキュリティ板Ｓの変位板部材６３を前進させることにより、球噛みを解消し得る。 - 特許庁