「PROCESSORS」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The management processor 1 or the bus control device 4 provides each of the processors 2_1-1_n with time information synchronized in starting the system, and the processors 2_1-2_n respectively collect self-travel history information related to the time information.例文帳に追加

管理プロセッサ1又はバス制御装置4が、システム起動時に同期化された時刻情報を各プロセッサ2_1〜2_nに与え、各プロセッサ2_1〜2_nが、該時刻情報に関連付けて自己の走行履歴情報を収集する。 - 特許庁

The virtual multiprocessor system includes a logical processor control part 102 which assigns time slices to the logical processors 101, and controls sequential execution of the logical processors 101 with the time slices assigned thereto in a time-division manner.例文帳に追加

また、各論理プロセッサ１０１にタイムスライスを割当てて、タイムスライスを割り当てた論理プロセッサ１０１が時分割で順番に実行を行うよう制御する論理プロセッサ制御部１０２とを設ける。 - 特許庁

To efficiently allocate jobs to respective processors when parallel processing is performed by using a parallel computer constituted by connecting a host computer and plural processors by a common bus.例文帳に追加

ホスト計算機と、複数のプロセッサとが共通のバスにより接続されて構成される並列計算機を用いて並列処理を行う場合において、効率良く、各プロセッサにジョブの割り当てを行う。 - 特許庁

A communication device has communication processors which have redundant system structures, and a line accommodation part which accommodates a communication line to an external device and connects one of the lines with one of the communication processors.例文帳に追加

本発明は、冗長システム構成の通信処理部と、外部装置との通信回線を収容していずれかの通信処理部に接続させる回線収容部とを有する通信装置に関する。 - 特許庁

In a parallel computing system and a communication program, all processors in the system perform transmit data to a plurality of processors simultaneously, and each link in the system is all used for the same number of data transmissions.例文帳に追加

並列計算システムおよび通信プログラムでは、システム内の全プロセッサが同時に複数のプロセッサに対してデータ送信を行い、システム内の各リンクは全て同じ数のデータ送信に使用される。 - 特許庁

By this time synchronizing method, processors 11a, 12a, 21a, etc., constituting the decentralization system are grouped by processors connected to the same transmission lines and one processor in each group is determined as a time master.例文帳に追加

分散システムを構成する各処理装置１１ａ，１２ａ，２１ａなどを同一の伝送路に接続する処理装置毎にグループ分けし、各グループ内の一つの処理装置を時刻マスタと定める。 - 特許庁

A processor 1 includes a first and a second processors 20, 21 as at least two processors 1, and is equipped with a partition 8 as a compartment member and a heat transmission member 10.例文帳に追加

処理装置１は、少なくとも２つの処理部としての第１および第２の処理部２０、２１を備える処理装置１であって、区画部材としての隔壁８と伝熱部材１０とを備える。 - 特許庁

To provide a device, program and method for managing image information processors for efficiently browsing the actual result of use of image information processors.例文帳に追加

画像情報処理装置の利用実績を効率よく閲覧することができる画像情報処理装置の管理装置、画像情報処理装置の管理プログラム、画像情報処理装置の管理方法を提供する。 - 特許庁

The converter may translate communications between one or more current main controller processors and one or more legacy IO processors by translating between the second communication protocol and the first communication protocol.例文帳に追加

コンバータは、第２の通信プロトコルと第１の通信プロトコルとの間で翻訳することによって、１以上のカレントメインコントローラプロセッサ及び１以上のレガシーＩＯプロセッサ間の通信を翻訳することができる。 - 特許庁

When the respective computer processors include requested data in an unchanged state in their own internal memory, the respective computer processors are adapted so as to assert a corresponding indicator for unsharing showing 'having clean data'.例文帳に追加

それぞれのコンピュータプロセッサは、要求されたデータが、変更されていない状態で自身の内部メモリに含まれているとき、対応する非共用「クリーンデータ有り」インジケータをアサートするよう適合される。 - 特許庁

To efficiently distribute printing processes to respective printing processors by distributing the printing process based on a printing request file to any of the printing processors at any of printing bases.例文帳に追加

印刷要求ファイルに基づく印刷プロセスをいずれかの印刷拠点の印刷処理装置のいずれかに分配して、効率よく印刷プロセスをそれぞれの印刷処理装置に分配させることである。 - 特許庁

In the duplicated processor device, a processor is duplicated by a first and second processors and the first and second processors are provided with a first memory and a second memory, respectively.例文帳に追加

プロセッサが第１プロセッサ及び第２プロセッサにより二重化され、これら第１プロセッサ及び第２プロセッサにそれぞれ第１メモリ及び第２メモリが設けられた二重化プロセッサ装置に関するものである。 - 特許庁

One or more processors within a computing system and processors' associated local memories are operatively connected to a main memory 106 to enable data transfer between the main memory 106 and the local memories 104.例文帳に追加

コンピュータシステム内の１つ以上のプロセッサとプロセッサの関連するローカルメモリがメインメモリ１０６と動作可能に接続され、メインメモリ１０６とローカルメモリ１０４との間のデータ転送を可能にする。 - 特許庁

Data storage areas of slave processors 119 to 149 are secured by adding ineffective areas so that the data area of a master processor 109 is equal in deviation from a DMA transfer unit border to the data areas of the slave processors 119 to 149.例文帳に追加

ＤＭＡ転送単位境界からのずれが、マスタプロセッサのデータ領域とスレーブプロセッサのデータ領域で等しくなるように、無効領域を付加してスレーブプロセッサのデータ領域を確保する。 - 特許庁

To provide a method and apparatus for matching parent processor address translations to media processors' address translations and providing simultaneous sharing memory access to a plurality of media processors through separate translation table information.例文帳に追加

親プロセッサアドレス変換をメディアプロセッサのアドレス変換に整合させ、複数のメディアプロセッサに別々の変換テーブル情報によって同時共有メモリアクセスを与えるための方法および装置を提供する。 - 特許庁

To provide a multiprocessor system, by which terminal resistors inside processors and a control LSI can be selected corresponding to the number of the processors and the control LSI connected to a multi-bit bus.例文帳に追加

本発明は、多ビットバスに接続されるプロセッサとコントロールＬＳＩの数に応じてプロセッサ及びコントロールＬＳＩ内部の終端抵抗を選ぶことができるマルチプロセッサ装置を提供することを課題とする。 - 特許庁

A process execution control system includes a plurality of processor groups each of which is configured of a plurality of processors and a ready queue as the matrix of an executable process as the assignment standby of the processors.例文帳に追加

本発明のプロセス実行制御システムは、それぞれ複数のプロセッサから構成される複数のプロセッサグループと、プロセッサの割り当て待ちである実行可能プロセスの待ち行列であるレディキューと、を備える。 - 特許庁

A transmission section includes digital signal processors and the digital signal processors are related to respective arrival communication signals to be sent via different frequency channels.例文帳に追加

送信部は、複数のデジタル信号プロセッサを含み、それぞれのデジタル信号プロセッサは、それぞれ異なる周波数チャンネルを介して送信すべき、複数の到来通信信号のそれぞれの信号と関連する。 - 特許庁

When multiple processors perform processsings in series, a processor 1 which inputs data manages input/output resources and also controls an input/output control semaphore which performs exclusive control among the processors.例文帳に追加

複数のプロセッサが処理を直列に実行する場合、データ入力を行うプロセッサ１は、入出力資源を管理すると共に、プロセッサ間の排他制御を行うための入出力制御セマフォを管理する。 - 特許庁

When simulating a system LSI having a plurality of processors executing a plurality of tasks and a snoop cache shared by the respective processors, operation of the snoop cache is monitored.例文帳に追加

複数のタスクを実行する複数のプロセッサと、各プロセッサによって共有されるスヌープ機能付きキャッシュとを具備するシステムＬＳＩをシミュレーションする際に、スヌープ機能付きキャッシュの動作を監視する。 - 特許庁

The system includes information processors 1 to 3 for generating data, a storage device 4 for storing data generated by the information processors, and a backup device 5 having a backup processing part (processing part) 50.例文帳に追加

このシステムは、データを生成する情報処理装置１〜３と、情報処理装置により生成されたデータを記憶するストレージ装置４と、バックアップ処理部（処理部）５０を有するバックアップ装置５と、を含む。 - 特許庁

An interrupt control unit inputs interrupt signals to all the processors included in a circuit, when detecting a break signal from the break detection unit and when detecting break signals from the processors.例文帳に追加

割込制御ユニットは、ブレーク検出ユニットからのブレーク信号を検出した時およびプロセッサからのブレーク信号を検出した時に回路に含まれる全プロセッサに割込信号を入力する。 - 特許庁

This semiconductor integrated circuit capable of debugging simultaneously two or more processors by one debugger includes the processors operated with mutually different frequencies, a trigger circuit for putting another processor into the debugging state when one processor is in the debugging state, and a JTAG circuit for performing boundary scanning of a processor connected in series to one JTAG pin.例文帳に追加

本発明は一つのデバッガで二つ以上のプロセッサを同時にデバッギングすることができる半導体集積回路および半導体集積回路テストシステムに関するものである。 - 特許庁

A first bus 112A is operatively coupled to the plurality of processors 102A-102D of a multiprocessor system such that data may be transferred to and from the processors at a first frequency F1.例文帳に追加

第１バス１１２Ａは、マルチプロセッサシステムの複数のプロセッサ１０２Ａ〜１０２Ｄと機能的に連結し、これらのプロセッサ間のデータ転送を第１周波数Ｆ１で実行するように構成される。 - 特許庁

This processing apparatus has a controller 101 that performs control to decide whether or not other connectable image processors exist, control to display a list of the other connectable image processors on a user interface 110 when the other connectable image processors exist, control to acquire information such as a device state from the other connected image processors and control to display the acquired information on the interface 110.例文帳に追加

接続可能な他の画像処理装置が存在するか否かを判断する制御、接続可能な他の画像処理装置が存在する場合は接続可能な他の画像処理装置リストをユーザインタフェース１１０に表示する制御、接続した他の画像処理装置から装置状態等の情報を獲得する制御、獲得した情報をユーザインタフェース１１０に表示する制御を行うコントローラ１０１を有する。 - 特許庁

A decoder 82 directs one of a plurality of sub processors to load an MPEG program and execute decoding processing.例文帳に追加

デコーダ８２は、複数のサブプロセッサのいずれかにMPEGデコードプログラムをロードさせ、デコード処理を実行させる。 - 特許庁

To provide a system and method of synchronizing data streams from data acquisition processors (120, 135).例文帳に追加

データ収集プロセッサ（１２０、１３５）からのデータストリームを同期化するシステムおよび方法を提供すること。 - 特許庁

To provide a method for controlling the exclusive access request from a plurality of processors to a shared processing resource.例文帳に追加

複数のプロセッサから共有処理資源への排他的アクセス要求を調整する方法を提供する。 - 特許庁

These packet data are transmitted to a network, to which plural processors are connected, by a data transmission means 14.例文帳に追加

このパケットデータをデータ送信手段１４により、複数のプロセッサが接続されたネットワークへ送信する。 - 特許庁

A master processor 10 distributes this interface IP address and routing information to slave processors 11 and 12.例文帳に追加

マスタプロセッサ１０が、このインターフェイスＩＰアドレスとルーティング情報をスレーブプロセッサ１１，１２に配信する。 - 特許庁

A load information collection unit 63 collects call processor load information from call processors 30-32.例文帳に追加

負荷情報収集部６３は、呼処理プロセッサ３０〜３２から、呼処理プロセッサの負荷情報を収集する。 - 特許庁

The texture decoding is particularly well suited for implementation within decoders incorporating multiple processors.例文帳に追加

このビデオテクスチャ復号方法は、特に複数のプロセッサを組み込んだデコーダにおける実施に好適である。 - 特許庁

The monitoring part has the reconfiguration function of a communication passage between the processors and the communication passage between the control parts.例文帳に追加

監視部はプロセッサ間の通信経路及び制御部間の通信経路の再構成機能を有する。 - 特許庁

The drawing processors 61-63 are capable of implementing designated image processing functions in a short period of time.例文帳に追加

描画プロセッサ６１〜６３は、それぞれ指定された画像処理機能を短時間で実現することができる。 - 特許庁

To synchronize a moving image and a voice when performing moving image processing and voice processing in different processors.例文帳に追加

動画処理と音声処理とが互いに異なるプロセッサで行われる場合の動画と音声の同期をとる。 - 特許庁

A semiconductor integrated circuit sets priority to the plurality of processors, measures a waiting cycle occurring within a memory I/F 400 for each of the plurality of processors, and controls an access to the memory for each of the plurality of processors by using an arbiter 200 on the basis of the measured value so that a request from a processor of lower priority is not received.例文帳に追加

複数のプロセッサに優先度を設定し、複数のプロセッサの夫々についてメモリＩ／Ｆ内で発生した待ちサイクルを計測し、計測した値に基づき優先度の低いプロセッサからの要求を受理しないようにアービタを用いて複数のプロセッサ毎のメモリへのアクセスを制御することとした。 - 特許庁

To reduce power consumption of a processor system including a plurality of processors without reducing throughput thereof.例文帳に追加

複数のプロセッサを備えたプロセッサシステムの消費電力を処理能力を低下させることなく低減する。 - 特許庁

A communication infrastructure 10 includes an aggregate 12 consisting of processors 14, 16, 18 coupled with a bus 20.例文帳に追加

通信インフラ１０は、バス２０に結合したプロセッサ１４、１６、１８の複数のもの１２を含んでいる。 - 特許庁

To acquire event relevant information in a controller having at least two processors.例文帳に追加

少なくとも２つのプロセッサを有する制御装置において、イベント関連情報を取得できるようにする。 - 特許庁

The arbitration of the bus between the processors 202a to 202c for tacks is decided by a bus controller 214.例文帳に追加

タスク向けプロセッサ（２０２ａ−２０２ｃ）の間のバスの調停が、バス制御装置（２１４）によって定められる。 - 特許庁

The call indicates that a selected processor in a set of processors 232 to 238 is unneeded for a certain period of time.例文帳に追加

この呼出しは、１組のプロセッサ中の選択されたプロセッサがある期間不要とされることを示す。 - 特許庁

To provide an operation management device allowing easy comprehension of a relevance between information processors.例文帳に追加

情報処理装置間の関連度を容易に把握することが可能な運用管理装置を提供すること。 - 特許庁

In those respective processors 14, 16 and 18, a plurality of processes are executed in the same etching chambers 15a.例文帳に追加

各処理装置１４、１６、１８では、同一のエッチングチャンバ１５ａ内で複数の工程が実施される。 - 特許庁

In this peinting system, clients 1-3, a management server 4, and a printer 5 that are information processors are connected to a network 6.例文帳に追加

情報処理装置であるクライアント１〜３，管理サーバ４，プリンタ５は、ネットワーク６に接続されている。 - 特許庁

A plurality of virtual processors are set in a single processor, and each virtual processor is provided with a mutex locking part.例文帳に追加

単一プロセッサ内に複数の仮想プロセッサを設定し、各仮想プロセッサにミューテックスロック部を設けている。 - 特許庁