「RAM chip」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The RAM, ROM, and CPU are formed on a single chip.例文帳に追加

このＲＡＭ、ＲＯＭおよびＣＰＵは単一のチップ上に形成されている。 - 特許庁

To provide a chip packing arrestor for an attachment capable of previously utilizing the movement of a ram to remove chips adhered to or piled on the ram when replacing the attachment, surely preventing chip packing.例文帳に追加

アタッチメントの交換に際して前もってラムの動きを利用してラムに付着しあるいはたまった切屑を除去するようにして、切屑の噛込を確実に防止する。 - 特許庁

To provide a single chip microcomputer capable of executing tests of RAM and another functional block in parallel.例文帳に追加

ＲＡＭと他の機能ブロックのテストをパラレルに行えるシングルチップマイコンを提供する。 - 特許庁

An emulation device 1 is provided with an evaluation chip 2, a flash memory 3 and an emulation RAM 4.例文帳に追加

エミュレーション装置１は、エバチップ２と、フラッシュメモリ３とエミュレーションＲＡＭ４を備える。 - 特許庁

A counter creates an address used to store the selected signal into an on-chip RAM.例文帳に追加

カウンタは、選択された信号をオンチップＲＡＭ内に記憶することができるアドレスを作成する。 - 特許庁

The CPU 21 of the chip 20 for development fetches instructions from a flash memory 31 in the chip 20 and executes accesses to a RAM 25 and a peripheral circuit 26 in the chip 20.例文帳に追加

開発用チップ２０のＣＰＵ２１は、該チップ２０内のフラッシュメモリ３１から命令をフェッチして実行し、該チップ２０内のＲＡＭ２５および周辺回路２６にアクセスする。 - 特許庁

To increase the speed of data reading of a DRAM (dynamic RAM) without increasing the power consumption and chip area.例文帳に追加

消費電力の増大、チップ面積の増加を伴うことなく、ＤＲＡＭのデータ読み出しを高速化する。 - 特許庁

Japanese chip makers which formed the Parallel Processing RAM (PPRAM) consortium to investigate a scalable DRAM architecture with integrated logic to remedy growing bus bandwidth constraints 例文帳に追加

バス帯域幅制約の拡大を軽減すべく, 集積ロジックをもったスケーラブルなDRAMアーキテクチャを研究するコンソーシアム, PPRAM(並列処理RAM)コンソーシアムを結成した日本のチップメーカ達 - コンピューター用語辞典

To provide a common bit/common source R-RAM which can be reduced in cell size and improved in chip manufacturing yield.例文帳に追加

セルサイズを低減し、チップ製造の歩留まりを向上させる、コモンビット／コモンソースＲ−ＲＡＭを提供すること。 - 特許庁

A peripheral chip module 30 is provided with a display data RAM 31 to be accessed by being designated by the address in the prescribed address range and a data transfer interface 33 which is connected via a bus 37 with the RAM 31 for address-designating the RAM 31 by the address transferred from the outside and performing access to the RAM 31.例文帳に追加

周辺チップモジュール３０は、所定アドレス範囲のアドレスで指定されてアクセスされる表示データＲＡＭ３１と、ＲＡＭ３１とバス３７で接続され外部から転送されてきたアドレスでＲＡＭ３１をアドレス指定してＲＡＭ３１をアクセスするデータ転送インタフェース３３とを有する。 - 特許庁

The semiconductor IC device comprises a micon chip 201 with embedded nonvolatile memory, a nonvolatile memory chip 202 and a volatile RAM chip 203 wherein the 3 chips are stacked on each other and electrodes of at least one of the nonvolatile memory chip 202 and the volatile RAM chip 203 are electrically connected to electrodes of the micon chip 201 with embedded nonvolatile memory and sealed into one packaged 214.例文帳に追加

不揮発性メモリ内蔵マイコンチップ２０１と不揮発性メモリチップ２０２と揮発性のＲＡＭチップ２０３とを備え、前記３つのチップが互いに積層され、かつ、前記不揮発性メモリチップ２０２と前記ＲＡＭチップ２０３の少なくともいずれか一方と前記不揮発性メモリ内蔵マイコンチップ２０１の接続用電極どうしが電気的に接続されており、１つのパッケージ２１４に封止している。 - 特許庁

The information on address bus and data bus is stored in a dedicated test RAM 24 during the operation in the single chip mode.例文帳に追加

テスト専用ＲＡＭ２４には、シングルチップモードによる動作中にアドレスバス及びデータバス上の情報が保存される。 - 特許庁

A frame control substrate 31 is constituted of mainly a 1-chip microcomputer 90 with a built-in ROM and RAM and an input/output I/O 91 and a battery 92 for supplying power for emergency to the RAM of the 1-chip microcomputer 90 or the like in addition.例文帳に追加

枠制御基盤３１は、ＲＯＭ及びＲＡＭを内蔵した１チップマイコン９０及び入出力Ｉ／Ｏ９１を中心に、この他１チップマイコン９０のＲＡＭに非常用の電源を供給するバッテリ９２等から構成されている。 - 特許庁

A frame control base board 31 comprises a 1 chip micro-computer 90 and an input/output I/O 91 each of which has a ROM and a RAM therein, a battery 97 for supplying emergency electricity to the RAM of the 1 chip micro-computer 90 and the like.例文帳に追加

枠制御基盤３１は、ＲＯＭ及びＲＡＭを内蔵した１チップマイコン９０及び入出力Ｉ／Ｏ９１を中心に、この他１チップマイコン９０のＲＡＭに非常用の電源を供給するバッテリ９２等から構成されている。 - 特許庁

The bit receiver, preferably comprising a wide band-width amplifier, and the bit driver are preferably integrated with a sea of on-chip RAM 54.例文帳に追加

ビット・レシーバは、好ましくは広帯域幅増幅器を含み、ビットドライバは好ましくは広大なオンチップＲＡＭ５４と一体化する。 - 特許庁

When starting to use a portable telephone when a battery is mounted, or the like, the program is transferred from the ROM of the second semiconductor chip to a RAM of the first semiconductor chip, and the program stored in the RAM of the first semiconductor chip is subsequently verified when detecting a predetermined user operation during normal usage.例文帳に追加

電池の装着時などの携帯電話の使用を開始するときに、第２半導体チップのＲＯＭから第１半導体チップのＲＡＭにプログラムの転送を行ない、その後、通常使用時に所定のユーザ操作を検出した場合に、第１半導体チップのＲＡＭに記憶されたプログラムのベリファイを実行する。 - 特許庁

A one-chip microcomputer is provided with a ROM storing data including control data at least and a RAM capable of writing the data in the ROM.例文帳に追加

ワンチップマイコンは、少なくとも制御データを含むデータを記憶するＲＯＭと、ＲＯＭのデータを書き込み可能なＲＡＭとを備える。 - 特許庁

A DC controller 10 includes a one-chip controller 20 and minimally required memories of a ROM 21 and a RAM 22.例文帳に追加

ＤＣコントローラ１０は、１チップで構成されたコントローラ２０、必要最小限のメモリであるＲＯＭ２１及びＲＡＭ２２を有している。 - 特許庁

When the RAM-BIST control circuit 101 is operated by a logical simulator 100 to check the RAM macro 102, an address, input data, chip enable and write enable generated by the RAM-BIST control circuit 101 are monitored by an RAM checking area verifying circuit 104, and the decision of an area to be checked is executed in every test sequence.例文帳に追加

論理シミュレータ１００によりＲＡＭ−ＢＩＳＴ制御回路１０１を動作させてＲＡＭマクロ１０２を検査する際に、ＲＡＭ−ＢＩＳＴ制御回路１０１が生成するアドレス、入力データ、チップイネーブル、ライトイネーブルをＲＡＭ検査領域検証回路１０４でモニタし、テストシーケンスごとに被検査領域の判定を行う。 - 特許庁

To reduce the required layout area of 4-port RAM or the like for increasing operation margin, and to reduce the chip size of an LSI for ATM exchanger for mounting the RAM or the like as a macro cell or the like for increasing the operation margin.例文帳に追加

４ポートＲＡＭ等のレイアウト所要面積を縮小し、その動作マージンを拡大して、これをマクロセルとして搭載するＡＴＭ交換機用ＬＳＩ等のチップサイズを縮小し、その動作マージンを拡大する。 - 特許庁

In starting the use of a portable terminal, for example, when mounting a battery, a program is transferred from the ROM of a second semiconductor chip to the RAM of a first semiconductor chip, and then the program stored in the RAM of the first semiconductor chip is periodically verified based on a verification cycle determined according to the frequency of incoming in a standby status.例文帳に追加

電池の装着時など、携帯端末の使用を開始するときに、第２半導体チップのＲＯＭから第１半導体チップのＲＡＭにプログラムの転送を行ない、その後、待ち受け状態において、着信の頻度に応じて決定されたベリファイ周期に基づいて、周期的に第１半導体チップのＲＡＭに記憶されたプログラムのベリファイを実行する。 - 特許庁

To provide a nonvolatile RAM, in which a work area frequently accessed by an application and an area for storing a program code can be constituted by one chip with a chip size smaller than in the past.例文帳に追加

アプリケーションに頻繁にアクセスされるワーク領域と、プログラムコードを記憶させる領域とを、従来に比較して小型なチップサイズにて、１チップで構成することができる不揮発性ＲＡＭを提供する。 - 特許庁

Since the interpolating processing of pixels in the main scanning direction is executed by the PC 4, the scanner 2 is not required to be provided with a RAM and an exclusive chip.例文帳に追加

また、主走査方向の画素の補間処理はパソコン４で実施するので、スキャナ２にＲＡＭおよび専用チップを設ける必要がない。 - 特許庁

This instruction includes a coefficient RAM enable bit EN and thus, switching whether to activate the chip selection signal CS is performed.例文帳に追加

この命令は、係数ＲＡＭイネーブルビットＥＮを含んでおり、これによりチップセレクト信号ＣＳをアクティブレベルとするか否かの切り換えが行われる。 - 特許庁

Reading-out or writing is carried out in the RAM 18 according to an address signal 30 supplied from the address inversion circuit 16 when the chip enable signal 26 is "logic" 1.例文帳に追加

RAM18では、チップイネーブル信号26が論理”1”のとき、アドレス反転回路16から供給されるアドレス信号30に従って読み出しまたは書き込みを行う。 - 特許庁

After the selected signal has been stored in the on-chip RAM, a BIST engine then reads out the selected signal so as to be evaluated.例文帳に追加

選択された信号が、オンチップＲＡＭに記憶された後、ＢＩＳＴエンジンが、その後にその選択された信号を読み取って評価することができる。 - 特許庁

Also, the one-chip microcomputer 10 is provided with, in its inside: an A-D converter 15; a D-A converter 14; an ROM 11; an RAM 12; and a CPU 13.例文帳に追加

また、ワンチップマイクロコンピュータ１０は、内部にＡ／Ｄ変換器１５と、Ｄ／Ａ変換器１４と、ＲＯＭ１１と、ＲＡＭ１２と、ＣＰＵ１３と、を有する。 - 特許庁

A microcomputer, a high speed memory section 212 and a transfer control circuit are integrated in the same chip, a control circuit 616 arbiters an access from the microcomputer to a RAM 618, and an access from the transfer control circuit to the RAM 618 and the RAM 618 is accessed according to the arbitration result.例文帳に追加

マイクロプロセッサ２１０、高速メモリ部２１２、転写制御回路２１４を同一チップに集積すると共に、マイクロプロセッサ２１０からＲＡＭ６１８に対するアクセスと転写制御回路２１４からＲＡＭ６１８に対するアクセスを制御回路６１６において調停し、この調停結果にしたがってＲＡＭ６１８をアクセスする。 - 特許庁

When chip external information is input from a game device 1 at initial setting, an information management device 200 generates a first inherent number from the chip external information, and stores the first inherent number in a management RAM 200c.例文帳に追加

情報管理装置２００は、初期設定時に遊技装置１からチップ用外部情報を入力すると、チップ用外部情報から第１固有番号を生成し、管理ＲＡＭ２００ｃに第１固有番号を記憶する。 - 特許庁

It is judged whether the interruption service routine is critical or not, and when it is critical, the override address can be set in the physical location within the on-chip memory 110 of a processor instead of an off-chip memory (RAM) 56.例文帳に追加

この方法は、割り込みサービス・ルーチンがクリティカルか否か判別し、クリティカルな場合は、オフチップ・メモリ（ＲＡＭ）５６内の代わりに、処理装置のオンチップ・メモリ１１０内の物理ロケーションにオーバーライド・アドレスをセットすることができる。 - 特許庁

When the layout of a chip is designed, the RAM passing wirings 13 and 14 and other signal wires 17 and 18 are connected together through the intermediary of the connection terminals 15 and 16, if necessary.例文帳に追加

チップのレイアウト設計時には、必要に応じてＲＡＭ通過用信号線１３，１４と他の信号線１７，１８とを接続端子１５，１６を介して接続する。 - 特許庁

The supplied image data are stored in an incorporated VRAM 81A and the corresponding position data which are read from the RAM 54 by the CPU 52 are simultaneously stored in the VRAM 81A by the graphic chip 81.例文帳に追加

グラフィックチップ８１は、供給された画像データを内蔵するVRAM８１Ａに格納するとともに、CPU５２がRAM５４から読み出した対応する位置データをVRAM８１Ａに格納する。 - 特許庁

To provide a semiconductor memory circuit device constituted as a dual port RAM, which surely operates, with reduced chip area, and suppressed delay in reading data.例文帳に追加

デュアルポートＲＡＭとして構成される半導体メモリ回路装置を提供するに際し、確実に動作し、チップ面積を低減し、データの読み出しの遅れを低減する。 - 特許庁

A frame control circuit board 31 is constituted of a single chip microcomputer 90 with a ROM and a RAM built thereinto and an input/output I/091 as main components, a battery 92 to supply an emergency source power to the RAM of the signal microcomputer 90 in addition thereto and the like.例文帳に追加

枠制御基盤３１は、ＲＯＭ及びＲＡＭを内蔵した１チップマイコン９０及び入出力Ｉ／Ｏ９１を中心に、この他１チップマイコン９０のＲＡＭに非常用の電源を供給するバッテリ９２等から構成されている。 - 特許庁

Since a receiving signal from the RAM 5 outputs one chip of data every clock, four times of data are inputted to the correlator 7 as compared with the case that an input receiving signal is used directly when T times as many clocks as chip rate are used.例文帳に追加

ＲＡＭ５からの受信信号はクロック毎に１ｃｈｉｐのデータが出力されるため、ｃｈｉｐレートのＴ倍のクロックを使用すると、入力受信信号を直接使用するより４倍のデータが相関器７に入力される。 - 特許庁

An on-chip storage device such as an ROM, RAM, or EPROM is used for maintaining the code generated by the correct version, and an on-chip comparator is used for generating a flag indicating the success or failure of the test.例文帳に追加

ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ等のオンチップ記憶装置は、前記正しいバージョンを使用して生成される前記コードを維持するために使用され、及びオンチップ・コンパレータは、前記テストの成功又は失敗を示すフラグを生成するために使用される。 - 特許庁

To prevent deterioration in the performance of an RAM circuit block even if an optimum layout is not available from a viewpoint of lowering internal power supply wiring resistance while limitation for chip shape is large.例文帳に追加

チップ形状についての制約が大きく内部電源配線抵抗を低抵抗化する視点から最適なレイアウトができない場合でも、ＲＡＭ回路ブロックの性能が悪化しないこと。 - 特許庁

On a one-chip microcomputer 1 applied to a semiconductor integrated circuit loads a CPU 11, ROM 12, electric erasable programmable read only memory(EEPROM) 13, RAM 14 and peripheral function 15.例文帳に追加

本発明の半導体集積回路として適用される１チップ・マイクロコンピュータ１には、ＣＰＵ１１、ＲＯＭ１２、ＥＥＰＲＯＭ１３、ＲＡＭ１４及び周辺機能１５が搭載されている。 - 特許庁

When a toner cartridge is attached to a digital copying machine, a CPU 31 reads price information Ip recorded on a ROM chip 24 attached to the toner cartridge and records it in a RAM 33.例文帳に追加

デジタル複写機にトナーカートリッジが装着されると、ＣＰＵ３１は、トナーカートリッジに装着されたＲＯＭチップ２４に記録された価格情報Ｉｐを読み込み、ＲＡＭ３３に記録する。 - 特許庁

In the case of initializing an one-chip microcomputer, specific data are previously stored in a specific address of a RAM 6, and after checking that the contents of the specific address of the RAM 6 having a volatile characteristic coincide with contents obtained at the time of initialization, operation for rewriting the data of a flash memory 1 is started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＡＭ６の特定番地に特定データを予め格納し、揮発特性を有するＲＡＭ６の特定番地の内容が初期化時点の内容と同一であることを確認してから、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。 - 特許庁

On the circuit formation surface of a semiconductor chip 20, a CPU core 1, a DSP core 2, an analog circuit 3, an analog/digital conversion circuit 4, a memory (ROM/RAM) 5, and a logic circuit 6 are subjected to divisional formation.例文帳に追加

半導体チップ２０の回路形成面に、ＣＰＵコア１と、ＤＳＰコア２と、アナログ回路３と、アナログ・ディジタル変換回路４と、メモリ（ＲＯＭ／ＲＡＭ）５と、ロジック回路６とを分割形成する。 - 特許庁

A microcomputer 1 has an instruction cache 7 and central processing unit 2 that are built in one chip, and furthermore, comprises an instruction RAM 12 for storing the instruction executed by the central processing unit 2.例文帳に追加

マイクロコンピュータ１は、命令キャッシュ７と中央処理装置２とを１チップに内蔵しており、さらに、中央処理装置２が実行する命令を格納する命令ＲＡＭ１２を備えている。 - 特許庁

To provide a semiconductor integrated circuit device which assures less amount of overhead of circuit, reduces external terminals led out as the test terminals of a RAM, prevents increase of chip size and improves wiring capability.例文帳に追加

回路のオーバーヘッドが少なく、ＲＡＭのテスト端子として取り出す外部端子を減らし、チップサイズの増大を防ぐと共に、配線性を向上することができる半導体集積回路装置を提供する。 - 特許庁

A single chip microcomputer 1 is provided with: a power control part 2, a power voltage detection part 3, an oscillation part 4, a CPU core part 5, a ROM 6, a RAM 7, a nonvolatile storage part 8 and a peripheral part 9.例文帳に追加

シングルチップマイクロコンピュータ１は、パワーコントロール部２と、電源電圧検出部３と、発振部４と、ＣＰＵコア部５と、ＲＯＭ６と、ＲＡＭ７と、不揮発性記憶部８と、ペリフェラル部９とを具備する。 - 特許庁

This microcomputer 1 is provided with a CPU 2, a debug module 3, an RAM 4, an ROM 5, a peripheral I/O 6, an external bus control part 7, an address bus 8 and a data bus 9, which are formed in the same IC chip.例文帳に追加

マイクロコンピュータ１は、同一のＩＣチップ内に形成された、ＣＰＵ２、デバッグモジュール３、ＲＡＭ４、ＲＯＭ５、周辺Ｉ／Ｏ６、外部バス制御部７、アドレスバス８、及びデータバス９を備えている。 - 特許庁