「RAS」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

For example, the cryptogram deciphering part 17 changes over deciphering processing by a RAS system to/from that by a DES system according to the discrimination result of data kinds by the lead-in reading part 19, and executes each deciphering processing.例文帳に追加

暗号復号化部１７は、例えばＲＡＳ方式での復号処理と、ＤＥＳ方式での復号処理をリードイン読み取り部１９での種別データの判別結果に応じて切り換え、それぞれの復号処理を実行する。 - 特許庁

A test mode discriminating circuit 31 inputs an external command consisting of a chip-select signal/CS, a row address strobe signal/RAS, a column address strobe signal/CAS, a write-enable signal/WE, and the like, while inputs memory address signals A0-An.例文帳に追加

テストモード判定回路３１は、チップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳ及びライトイネーブル信号／ＷＥ等からなる外部コマンドを入力するとともに、メモリアドレス信号A0〜Anを入力する。 - 特許庁

To provide a virtual tape device including a RAS test tool for verifying the operation of a device comprising a plurality of components such as the virtual tape device by program without manual operation, and to provide a test method thereof.例文帳に追加

仮想テープ装置のように複数コンポーネントにて構成される装置の動作検証を人手を介することなく、プログラムにて無人実行できるＲＡＳ試験ツールを含んだ仮想テープ装置およびその試験方法を提供する。 - 特許庁

In the SDRAM, built-in memory arrays are sequentially refreshed by that a signal RAS for time-wise dividing the refresh operation becomes active N times (N is two or larger integer) in one refresh period (shown by a signal REF).例文帳に追加

ＳＤＲＡＭは、リフレッシュを時間的に分割して行うための信号ＲＡＳが一つのリフレッシュ期間（信号ＲＥＦで示される）にＮ（Ｎは２以上の整数）回アクティブになることで内蔵のメモリアレイを順次リフレッシュする。 - 特許庁

When a virtual network interface for connecting a client apparatus and an internal network to which the client apparatus should belong, is not present within a VLAN (Virtual LAN) interface being set at present, an RAS (Remote Access Service) gateway dynamically sets the VLAN interface.例文帳に追加

ＲＡＳゲートウェイは、クライアント装置とクライアント装置が所属すべき内部ネットワークとの接続を可能とする仮想ネットワークインタフェースが、現に設定中であるＶＬＡＮインタフェース内に存在しない場合には、ＶＬＡＮインタフェースを動的に設定する。 - 特許庁

A sense amplifier start signal SE is made a high level after a delay time decided by a first delay element from a leading edge of a clock signal CLK in which a row address strobe signal (/RAS) is a low level, and timing at which a row of sense amplifiers 12 is activated is generated.例文帳に追加

ロウアドレスストローブ信号（/ＲＡＳ）をローレベルとするクロック信号ＣＬＫの立ち上がりエッジから、第1の遅延素子２４で決まる遅延時間後にセンスアンプ起動信号ＳＥをハイレベルにし、センスアンプ列１２を活性化するタイミングを発生する。 - 特許庁

In this computer system, a trace buffer is monitored in a process separate from emulation processing by use of that information related to a virtualization event is recorded in the trace buffer by a trace function that is one of RAS functions, and the statistical processing is performed based on the information in the trace buffer.例文帳に追加

ＲＡＳ機能の１つであるトレース機能により、トレースバッファに仮想化イベントに関する情報が記録されることを利用し、エミュレーション処理とは別プロセスでトレースバッファを監視して、トレースバッファにおける情報を基に統計処理を行う。 - 特許庁

A self-refresh circuit 10 included in a semiconductor integrated circuit is provided with a ring oscillator 100, frequency multiplier counters 101 and 103, an SELF generating part 102 for generating a signal SELFO corresponding to an inside RAS, and a BBUE generating part 104.例文帳に追加

本発明に係る半導体集積回路に含まれるセルフリフレッシュ回路１０は、リングオシレータ１００、倍周期カウンタ１０１，１０３、内部ＲＡＳに対応する信号ＳＥＬＦ０が発生するＳＥＬＦ発生部１０２、およびＢＢＵＥ発生部１０４を含む。 - 特許庁

The control signal generating circuit 85 inputs a CS# signal indicating timings of receiving an address signal ADR, a RAS# signal, a CAS# signal and a WE# signal, and a CLK signal, into each memory module 15M, through the dedicated signal line L2 prepared in every of the memory modules 15M.例文帳に追加

制御信号生成回路８５は、アドレス信号ＡＤＲ、ＲＡＳ＃信号、ＣＡＳ＃信号及びＷＥ＃信号の受付タイミングを示すＣＳ＃信号及びＣＬＫ信号を、メモリモジュール１５Ｍ毎に用意された専用の信号線Ｌ２を通じて、各メモリモジュール１５Ｍに入力する。 - 特許庁

The control signal/RAS/CAS/WE/CS necessary for recognizing the entry command and unnecessary for recognizing the release command are inputted to a second input circuit 63, and an output signal of the second input circuit 63 is inputted to a second mode control circuit 66.例文帳に追加

エントリコマンドを認識するのに必要であり、解除コマンドを認識するのに不必要である制御信号／ＲＡＳ，／ＣＡＳ，／ＷＥ，／ＣＳが第２入力回路６３に入力され、その第２入力回路６３の出力信号が第２モード制御回路６６に入力される。 - 特許庁

An RAS server 10 is configured to store remote identification information for identifying remote access from a terminal T3 on an external network L2, and to store an authority table for deciding an access tolerance to be referenced in performing access to resources is stored in a directory server 20.例文帳に追加

ＲＡＳサーバ１０に、外部ネットワークＬ２上の端末Ｔ３からのリモートアクセスであることを識別するためのリモート識別情報を保持するとともに、ディレクトリサーバ２０に資源へのアクセス時に参照されるアクセス許容範囲を定めた権限テーブルを保持しておく。 - 特許庁

By the memory 2 of 1st specification, a row address strobe signal RAS of a 1st activation control signal is activated at an effective timing, and read or write is executed by catching a testing address given to a partially shared address bus while operating by using a testing clock as reference.例文帳に追加

第１の仕様のメモリ２は、第１の活性化制御信号ロウアドレスストローブ信号ＲＡＳが有効のタイミングにおいて活性化され、テスト用クロックを基準に動作して、一部共有のアドレスバスに与えられたテスト用アドレスをとらえてリードまたはライトを実行する。 - 特許庁

To provide a new compound useful for inhibiting a protein isoprenyl transferase (e.g., inhibiting a protein farnesyltransferase and a protein geranylgeranyltransferase) and for inhibiting farnesylation or geranylgeranylation of an oncogene protein Ras and other relevant small g-proteins.例文帳に追加

タンパク質イソプレニルトランスフェラーゼ（例えば、タンパク質ファルネシルトランスフェラーゼおよびタンパク質ゲラニルゲラニルトランスフェラーゼ）の阻害、並びに発癌遺伝子タンパク質Ｒasおよび他の関連した小さいｇタンパク質のファルネシル化またはゲラニルゲラニル化の阻害に有用な新規化合物の提供。 - 特許庁

In a synchronous DRAM with wide bit width of data, the pins and signal lines 28, 38 of read data and write data are shared by the pins and signal lies of a command COM such as RAS, CAS, WE, bank selection, address ADD, and pieces of data are multiplexed and transferred.例文帳に追加

データのビット幅が広いシンクロナスＤＲＡＭにおいて、読み出しデータと書き込みデータのピンと信号線２８，３８を、ＲＡＳ、ＣＡＳ、ＷＥ等のコマンドＣＯＭ、バンク選択、アドレスＡＤＤのピン及び信号線と共用し、データを多重に転送することを特徴としている。 - 特許庁

To provide a new use as an inhibitor against vascularization, cell growth and cellular transfer of thymosinβ_10 protein, targeting an Ras signal transduction pathway playing an important role in the process of cell division, cell growth and blood vessel formation.例文帳に追加

細胞分裂、細胞増殖及び血管生成過程で重要な役割をするＲａｓ信号伝達経路を標的にするチモシンβ_１０（ｔｈｙｍｏｓｉｎβ_１０）タンパク質の血管新生、細胞増殖または細胞転移抑制剤としての新しい用途を提供する。 - 特許庁

A modulation clock S-clk from a spread-spectrum clock generator is supplied to an SDRAM as an operating clock during a period until time t1 and during a period from time t3 to time t4, and after time t9, wherein writing of data and output of control signals (ras#, cas#, cs#, we#) to the SDRAM are not performed.例文帳に追加

ＳＤＲＡＭへの制御信号（ｒａｓ＃，ｃａｓ＃，ｃｓ＃，ｗｅ＃）の出力及びデータの書き込みが行われない時刻ｔ１までの期間、時刻ｔ３〜ｔ４、及び時刻ｔ９以降の期間は、スペクトラム拡散クロックジェネレータからの変調クロックＳ−ｃｌｋを動作用クロックとしてＳＤＲＡＭへ供給する。 - 特許庁

To provide a conductive frit material in which an electrode is not deteriorated, even if a transparent conductive film and/or a reflection-preventing film are formed by an RAS method, and provide a transparent planar heater and an electromagnetic wave shielding body using the above material as an electrode material.例文帳に追加

本発明の目的は、ＲＡＳ法によって透明導電膜及び／又は反射防止膜を形成しても、電極が劣化することがない導電性フリット材とそれを電極材料として用いた透明面状ヒーター並びに電磁波シールド体を提供することである。 - 特許庁

A burn-in pattern generating part 11 generates a control signal such as an RAS and CAS supplied to the semiconductor device of the tested object based on the flies 21, 23, generates an address signal based on the file 22, and generates the data signal based on the file 24.例文帳に追加

バーンインパターン発生部１１は、上記ファイル２１，２３に基づき被試験対象となる半導体装置に与えられるＲＡＳ，ＣＡＳ等のコントロール信号を生成し、上記ファイル２２に基づきアドレス信号を生成し、上記ファイル２４に基づきデータ信号を生成する。 - 特許庁

In the RAS device 2, when a certain line transits into dormant state, only the physical link resources are released to be used by the other terminal devices 1_1-1_5 while maintaining the state of connecting the logical resources, thereby reducing the loss probability without increasing the number of physical link resources.例文帳に追加

ＲＡＳ装置２では、ある回線がドーマント状態に移行すると論理リンクリソースは接続状態を維持したまま物理リンクリソースのみを解放して他の端末装置１_１〜１_５が使用可能な状態にするので、物理リンクリソース数を増やすことなく呼損率が削減される。 - 特許庁

The server 4 for the finance marketing receives the data for supporting the marketing activities from the mobile terminal 1 via the RAS 2, stores the data in the financial marketing DB 5, and updates the data for supporting the marketing activities in the financial marketing DB 5 after receiving a request for updating the data.例文帳に追加

また、金融営業サーバ４は、携帯端末１で入力された様々な営業情報をＲＡＳ２を介して受信して、金融営業ＤＢ５に格納し、また、更新要求を受信して金融営業ＤＢ５上の営業支援情報を更新する。 - 特許庁

The wireless base station includes an authentication information acquiring means for acquiring authentication information from a wireless connection request packet and an authentication request sending means for transmitting the authentication information acquired by the authentication information acquiring means and RAS intrinsic information registered in the wireless base station to the authentication server.例文帳に追加

無線基地局は、無線接続要求パケットから認証情報を取得する認証情報取得手段と、認証情報取得手段によって取得した認証情報と無線基地局に登録されているＲＡＳ固有情報とを認証サーバへ送信する認証要求送信手段とを備える。 - 特許庁

As external terminals of a chip as a whole, this device has external terminals 111A to 111X for individually inputting inversion line address select signals /RAS of the respective semiconductor storage devices 150 and external terminals 112 to 119 for inputting signals PRAUT, SLF, /CAS, ADR, /WE, /OE, CLK, and TMODE of all the semiconductor storage devices 150 respectively in common.例文帳に追加

チップ全体の外部端子として、各半導体記憶装置１５０の反転行アドレス選択信号／ＲＡＳを個別に入力するための外部端子１１１Ａ〜１１１Ｘと、全ての半導体記憶装置１５０の信号ＰＲＡＵＴ，ＳＬＦ，／ＣＡＳ，ＡＤＲ，／ＷＥ，／ＯＥ，ＣＬＫ，ＴＭＯＤＥをそれぞれ共通に入力する外部端子１１２〜１１９とを備えている。 - 特許庁

The command generation circuit includes: a first driving unit for driving an output node in response to an internal MRS command and a RAS idle signal; a second driving unit for driving the output node in response to a finishing signal; and a latch unit for latching a signal at the output node in response to a power-up signal and generating a SRP command.例文帳に追加

内部ＭＲＳコマンド及びラスアイドル信号に応答して出力ノードを駆動する第１駆動部と、終了信号に応答して出力ノードを駆動する第２駆動部と、パワーアップ信号に応答して出力ノードの信号をラッチしてＳＲＲコマンドを生成するラッチ部と、を含む構成とした。 - 特許庁

The carboxy terminal deleting type RAS gene suppressing mutant N116Y/Cdel-2 gene that has suppressing effect of cancer proliferation with high safety, is constituted by deleting C terminal 72 bases from codon on the 166 position of an indispensable N116Y gene for canceration of cells in the N116Y gene sequence.例文帳に追加

Ｎ１１６Ｙ遺伝子配列のうち、細胞を癌化させるために必須なＮ１１６Ｙ遺伝子の１６６番目のコドンよりＣ末端の７２塩基を欠失させることにより、癌の増殖を抑える効果を保ち、かつ安全性が極めて高い遺伝子であるカルボキシル基末端欠失型ＲＡＳ遺伝子抑制変異体Ｎ１１６Ｙ／Ｃｄｅｌ−２遺伝子を構築する。 - 特許庁

Consequently, the thymosinβ_10 protein is effectively used for treating diseases associated with vascularization, cell growth and/or cellular transfer caused by activation of Ras signal transduction pathway, for example, various solid cancers such as ovarian cancer, cervical cancer, stomach cancer, lung cancer, etc., rheumatoid arthritis, psoriasis, diabetic retinopathy, etc.例文帳に追加

したがって、本発明のチモシンβ_１０タンパク質は、Ｒａｓ信号伝達経路の活性による血管新生、細胞増殖及び／または細胞転移と関連した疾病、例えば、卵巣癌、子宮頚部癌、胃癌及び肺癌等のような各種固形癌、リューマチ関節炎、乾癬及び糖尿病性網膜症等の治療に効果的に使用できる。 - 特許庁

Output signals P1-P6 of a shift register part 23 are shifted on the basis of a clock signal CLK, and a control signals CS bar, RAS bar, CAS bar and WE bar for setting commands are generated in a control signal generation part 24 on the basis of the output signals P1-P6 of the shift register part 23 and a pattern register set previously.例文帳に追加

クロック信号ＣＬＫに基づいてシフトレジスタ部２３の出力信号Ｐ１〜Ｐ６がシフトされ、シフトレジスタ部２３の出力信号Ｐ１〜Ｐ６と、あらかじめ設定されているパターンレジスタとに基づいて、コマンドを設定するための制御信号ＣＳバー、ＲＡＳバー、ＣＡＳバー、ＷＥバーが制御信号発生部２４で生成される。 - 特許庁

A 1st stage 1000 is activated, in response to a write command and a RAS/CAS switch 218 generates a write mode signal wrtz to supply it to a serial data detection circuit 250.例文帳に追加

書き込みコマンドに応答して、所定数ビットの書き込みデータを書き込むメモリデバイスに関し、それは書き込みコマンドと同時に、ローアドレス及びコラムアドレスを入力し、保持する第１のステージ１００と、パイプラインスイッチを介して第１のステージに接続され、ローアドレス及びコラムアドレスがデコードされワード線及びセンスアンプの活性化が行われるメモリコアを有する第２のステージ２００とでパイプライン構造をなす。 - 特許庁

An operation inhibiting means 30 compares a part RA8 of a refresh address output from a refresh counter 6 with refresh designation signals RB[0], RB[1] output from the latch means 20-1, 20-2 to judge whether or not refresh of a block indicated by the refresh address is needed, and when the refresh is unnecessary, the means 30 inhibits the operation of a RAS system circuit 11.例文帳に追加

動作禁止手段３０では、リフレッシュカウンタ６から出力されるリフレッシュアドレスの一部ＲＡ８と、ラッチ手段２０−１，２０−２から出力されるリフレッシュブロック指定信号ＲＢ［０］，ＲＢ［１］とを比較し、リフレッシュアドレスが示すブロックのリフレッシュの要、不要を判断し、不要であればＲＡＳ系回路１１の動作を禁止する。 - 特許庁

A command decoder 2 synchronizes with an external clock signal CLK when the test mode is set in the semiconductor memory, and sequentially generates an internal control signal that is similar to that when a plurality of commands are inputted in a normal mode at predetermined timing in response to a prescribed external control signal (command) inputted from a control input terminal (/RAS, /CAS, /WE, and /CS).例文帳に追加

コマンドデコーダ２は、半導体記憶装置にテストモードが設定されると、外部クロック信号ＣＬＫに同期して、制御入力端子（／ＲＡＳ、／ＣＡＳ、／ＷＥ、及び、／ＣＳ）から入力される所定の外部制御信号（コマンド）に応答して、通常モード動作時に複数のコマンドが入力されたときと同様な内部制御信号を、所定のタイミングで順次に生成する。 - 特許庁