「Reference clock」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

A phase comparison circuit 102 can detect a phase difference between the reference clock signal RCLK and an output signal of the delay line circuit 101, or a phase difference between a testing clock signal TCLK having a frequency lower than the one of the reference clock signal RCLK and the output signal of the delay line circuitry 101.例文帳に追加

位相比較回路１０２は、基準クロック信号ＲＣＬＫとディレイ・ライン回路１０１の出力信号との間又は基準クロック信号ＲＣＬＫより周波数の低い試験クロック信号ＴＣＬＫとディレイ・ライン回路１０１の出力信号との間の位相差を検出可能である。 - 特許庁

A clock counter 7 starts counting a reference clock at the second start point of an internal timer 6 of the radio wave timepiece and inputs its current clock count value to an adding circuit of a CPU 5 when detecting a signal pulse of a standard radio wave rising.例文帳に追加

電波時計の内部時計6の秒スタート時点でクロックカウンタ7が基準クロックのカウントを開始し、標準電波の信号パルスの立ち上がりを検出したときのクロックカウント値をCPU5の加算回路に入力する。 - 特許庁

The instruction decision part 12 changes a frequency of a reference clock according to the instruction acquired by the instruction acquisition circuit 11 to generate an operation clock, supplies it to each part, and drives each part at the operation clock.例文帳に追加

命令判定部１２は、命令取得回路１１により取得された命令に応じて基準クロックの周波数を変更することにより動作クロックを生成し、各部に供給し、各部を動作クロックで駆動させる。 - 特許庁

A reference clock signal 1a in which a duty ratio is guaranteed, and a clock signal for driving 1b in which the duty ratio is not guaranteed, are inputted, and a post-correction clock signal 1f for driving in which the duty ratio is guaranteed is outputted.例文帳に追加

デューティ比の保証された基準クロック信号１ａとデューティ比の保証されていない駆動用クロック信号１ｂとが入力され、デューティ比の保証された補正後駆動用クロック信号１ｆを出力する。 - 特許庁

A horizontal driving circuit 13 synthesizes a frequency division clock DCK for which the reference clock MCK is frequency divided by a frequency divider circuit 15 and generates a horizontal transfer clock ϕh at the timing corresponding to horizontal synchronizing signals HD.例文帳に追加

水平駆動回路１３は、水平同期信号ＨＤに従うタイミングで、分周回路１５によって基準クロックＭＣＫが分周された分周クロックＤＣＫを合成して水平転送クロックφhを生成する。 - 特許庁

A memory controller 20 generates an internal clock signal for receiving a DQ signal, based on continuous inversion signals and a reference clock signal by receiving the continuous inversion signals from a DRAM 30_2 as pseudo-clock signals.例文帳に追加

メモリコントローラ２０は、ＤＲＡＭ３０_２から擬似的なクロック信号として連続反転信号を受けて、連続反転信号及び基準クロック信号に基づいてＤＱ信号の受信用内部クロック信号を生成する。 - 特許庁

To make a 4 fsc frequency clock circuit for a YC separation unnecessary by providing only the clock circuit of a reference frequency (27 MHz) as an analog clock circuit in a composite analog/component digital image signal converter.例文帳に追加

コンポジットアナログ／コンポーネントデジタル映像信号変換装置において、アナログクロック回路として基準周波数（２７ＭＨｚ）のクロック回路のみとし、ＹＣ分離のための４ｆｓｃ周波数クロック回路を不要とする。 - 特許庁

The static capacitance of the capacitor of the clock oscillation circuit is changed by a signal from a modulation oscillation circuit 6 to apply the clock dithering to a reference clock so as to reduce the generated EMI level.例文帳に追加

クロック発振回路のコンデンサの静電容量を、変調用発振回路６の信号により変化させることにより、基準クロックにクロック・ディザリングを行い、発生するＥＭＩレベルを低減させることができる。 - 特許庁

The timing controller 7 operates based upon the dot clock DCK3 as a reference clock to generate a timing signal T3 including a dot clock DCK4 synchronized with an analog image signal RGB2 output from a video amplifier 3.例文帳に追加

タイミングコントローラ７はドットクロックＤＣＫ３を基準クロックとして動作し、ビデオアンプ３から出力されるアナログ画像信号ＲＧＢ２に同期したドットクロックＤＣＫ４を含むタイミング信号Ｔ３を生成する。 - 特許庁

The clock distribution device 106 (107) executes the monitor of the interruption by supplying the system clock 102 multiplied by (n) by a multiplier 129 to an interruption detecting circuit 124 and by making the length of a half cycle of the system clock 132 as a reference.例文帳に追加

クロック分配装置１０６（１０７）は、逓倍器１２９でシステムクロック１０２をｎ逓倍したものを断検出回路１２４に供給してシステムクロック１３２の半周期の長さを基準として断の監視を行う。 - 特許庁

To use a PLL output clock for a system clock in a digital audio system by using a frame synchronizing signal generated resulting from extracting a header part in a serial data input for a reference signal so as to generate the PLL output clock with less jitter.例文帳に追加

デジタルオーディオシステムにおいて、シリアルデータ入力中のヘッダ部分を抽出して生成したフレーム同期信号を参照信号としてジッタの少ないＰＬＬ出力クロックを生成し、システムクロックとして使用する。 - 特許庁

Corresponding to the reference clock, a sampling device 5 fetches and preserves the date/control signal on the data/control line 41.例文帳に追加

サンプリング装置５は、基準クロックによりデータ／制御線４１上のデータ・制御信号を取り込み保存する。 - 特許庁

The invention is particularly adapted for the provision of a precise reference clock in a portable radiolocalization device.例文帳に追加

この発明は、特に、携帯式無線位置測定機器に精密な基準クロックを供給するのに適している。 - 特許庁

Meanwhile, a reference clock is inputted in a down input part (the other input part) D in the up-down counter 10.例文帳に追加

他方アップ・ダウンカウンタ１０において、ダウン入力部（他方の入力部）Ｄには参照クロックが入力される。 - 特許庁

According as the feedback voltage VFB is made lower than the reference voltage VREF, the frequency of the clock signal is made higher.例文帳に追加

フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦより低いほどクロック信号ＣＫの周波数は高くなる。 - 特許庁

Each dividing ratio can be adjacently set and the frequency of the reference clock CK_g can be lowered.例文帳に追加

それゆえ、各分周比を近接して設定して、基準クロックＣＫg の周波数を低く抑えることができる。 - 特許庁

Accordingly, it is not required for the external oscillator 3 to perform oscillation operation to obtain the reference clock signal all the time.例文帳に追加

したがって、外部発振子３を発振動作させて基準クロック信号を常時得る必要がなくなる。 - 特許庁

The processing unit processes the program stream to generate a data stream incorporated into the clock reference information.例文帳に追加

処理ユニットはプログラムストリームを処理し、時刻基準参照値情報に組み込まれるデータストリームを生成する。 - 特許庁

A data pattern generation circuit 10 generates parallel data in response to the trigger signal and in accordance with the reference clock.例文帳に追加

データ・パターン発生回路１０では、トリガ信号に応じて、基準クロックに従って並列データを発生する。 - 特許庁

To more precisely perform abnormal detecting processing and servo control processing with a simple structure by performing the generation of a reference signal and the generation of a sampling start signal on the basis of the same clock.例文帳に追加

レゾルバ出力のサンプリングを精度向上させ、またサーボ制御ループの応答性を確保する。 - 特許庁

An oscillator counter (6) counts a reference time on the basis of an independent clock (d) to generate an independent time count (h).例文帳に追加

発振器カウンタ（６）は独立クロック（ｄ）から基準時間を計数して独立時間計数値（ｈ）を生成する。 - 特許庁

To generate a reference clock by using a downstream reception USB signal transmitted by a host computer or a hub.例文帳に追加

ホスト又はハブにより送信されたダウンストリーム受信ＵＳＢ信号を利用して基準クロックを発生する。 - 特許庁

A PCI control circuit 23 generates a control signal for controlling a PCI bus 10 with the reference clock.例文帳に追加

ＰＣＩ制御回路２３は、ＰＣＩバス１０を基準クロックで制御するための制御信号を発生する。 - 特許庁

That is, it is given to the formatter 34 as a write clock signal WCLK which is a reference for pit formation.例文帳に追加

つまり、ピット形成のための基準となるライトクロック信号ＷＣＬＫとしてフォーマッタ３４に与えられる。 - 特許庁

To provide a frequency difference output unit which needs no reference clock for setting a gate time for a counter.例文帳に追加

カウンターのゲート時間を設定する基準クロックを必要としない周波数差分出力装置を提供する。 - 特許庁

To provide a signal generator capable of generating a sequence of digital values according to a reference clock signal.例文帳に追加

基準クロック信号に従ってデジタル値のシーケンスを生成することのできる信号発生器を提供する。 - 特許庁

When the reference time data can not be received, the learning and the control are executed on the basis of the corrected clock.例文帳に追加

標準時間データが受信できない場合、修正されたクロックに基づき学習及び制御を実行する。 - 特許庁

To reduce clock skew in a plurality of allocation systems which allocate time reference signal inside a semiconductor device.例文帳に追加

半導体装置内部に時間基準信号を分配する複数の分配系間において、クロックスキューを低減する。 - 特許庁

To provide a technology that can eliminate a noise fluctuated for a wide period and superimposed on a reference clock signal.例文帳に追加

基準クロック信号に重畳した広い周期で変動する雑音を除去できる技術を提供すること。 - 特許庁

The m-ary/(m-1)-ary down counter 2 switches different frequency division ratios and frequency-divides the reference clock RCLK.例文帳に追加

ｍ進／ｍ−１進ダウンカウンタ２は、異なる分周比を切り替えて基準クロックＲＣＬＫを分周する。 - 特許庁

The cycle of the rising edge of transmission signals M_CLK is made equal to the cycle of reference clock signals CLK0.例文帳に追加

伝送信号Ｍ＿ＣＬＫの立ち上がりエッジの周期を基準クロック信号ＣＬＫ０の周期に等しくする。 - 特許庁

The transmission signals are received from the transmission route, and the reference clock signals are reproduced in synchronism with the rising edge.例文帳に追加

伝送経路から伝送信号を受信し、立ち上がりエッジに同期させて基準クロック信号を再生する。 - 特許庁

A motor drive control part 90 drives a motor 100 according to torque instruction data and a third reference clock.例文帳に追加

モータ駆動制御部９０は、トルク指令データと第３の基準クロックとに応じて、モータ１００を駆動する。 - 特許庁

A delay amount integrating part 21 analyses the reference clock number for the same period as the pulse counted up by the specified cycle.例文帳に追加

遅延量積分部２１は、前記指定サイクル分カウントアップしたパルスと同期間のリファレンスクロック数を解析する。 - 特許庁

In a timing generation circuit 4, timing signals A and B having frequencies higher than that of the reference clock F.例文帳に追加

タイミング発生回路４では基準クロックＦよりも周波数が高くなっているタイミング信号Ａ、Ｂを得る。 - 特許庁

Moreover, the clock generation circuit 1 comprises a selector 50 that selects the reference clock RCLK as an output clock CLK until the H level lock signal LOCK is output, and selects the modulation clock SCLK in response to the output of the H level lock signal.例文帳に追加

また、クロック発生回路１は、Ｈレベルのロック信号ＬＯＣＫが出力されるまでは基準クロックＲＣＬＫを出力クロックＣＬＫとして選択し、Ｈレベルのロック信号の出力に応答して変調クロックＳＣＬＫを選択するセレクタ５０を含む。 - 特許庁

This waveform shaping circuit includes a feedback clock sampling circuit 14 which compares the phase of a reference clock CLKS with the phase of an output signal (feedback clock CLKR) and decides whether the leading edge (a) of the clock CLKS.例文帳に追加

波形整形回路は、基準クロックCLK_Sの位相と出力信号（帰還クロックCLK_R）の位相とを比較し、基準クロックCLK_Sの立上がりエッジａを、帰還クロックCLK_Rの立上がりエッジｂ及び立下がりエッジｄのいずれに合わせ込むかを判定する帰還クロックサンプリング回路１４を有している。 - 特許庁

When none of the delay clock signals from the forward delay array is synchronized with the reference clock signal, a synchronous range control circuit allows the delay monitor circuit to adjust delay time of each clock signal transmitted to the clock driver to be the same.例文帳に追加

同期範囲制御回路は前記正方向遅延アレイの遅延クロック信号のうちいずれも前記基準クロック信号と同期されない時に、前記遅延モニタ回路に、そして前記クロックドライバに各々伝達されるクロック信号各々の遅延時間を同一に調節する。 - 特許庁

A CPU clock 8 of a microcontroller using a clock generation means (clock source) of low frequency accuracy is adjusted by a reference clock generation means 6 of high frequency accuracy to make the frequency and predetermined output intervals of alarm output signals constant.例文帳に追加

周波数精度が低いクロック生成手段（クロックソース）を用いたマイクロコントローラのＣＰＵクロック８を周波数精度の高い基準クロック生成手段６によりＣＰＵクロックを調整して、警報出力信号の周波数および所定出力間隔を一定にする。 - 特許庁

A frequency spread clock generator 502 converts inside a reference clock MCLK from an oscillator 501 to the frequency spread clock, and generates various timing signals for driving a CCD 503, an AFE 504 and an A/D-converter 505 from the frequency spread clock.例文帳に追加

周波数拡散クロック発生部５０２は、発振器５０１からの基準クロックＭＣＬＫを内部で周波数拡散クロックに変換し、周波数拡散クロックからＣＣＤ５０３、ＡＦＥ５０４、Ａ／Ｄコンバータ５０５を駆動するための各種タイミング信号を生成する。 - 特許庁

The frequency of the clock signal is switched to a low clock frequency f2 when the power supply voltage Vcc is higher than a reference voltage Vref, and to a high frequency f1 when it is lower.例文帳に追加

電源電圧Ｖｃｃが基準電圧Ｖｒｅｆ１より高い場合に低いクロック周波数ｆ２に、低い場合に高いクロック周波数ｆ１に切り替わる。 - 特許庁

To provide a variable frequency divider circuit that is synchronized with an input reference clock and provides frequency division clocks with a different frequency division ratio and to provide a clock frequency division method using the circuit.例文帳に追加

入力基準クロックに同期し且つ分周比の異なる複数の分周クロックを得る可変分周回路およびそれを使用するクロック分周方法を提供する。 - 特許庁

To attain, in a simple circuit configuration, a clock generating circuit capable of shortening the time required for lock, even if a reference clock at any frequency within a wideband frequency range is received.例文帳に追加

広帯域の周波数範囲におけるどの周波数の基準クロックを受けてもロックする時間を短くできるクロック生成回路を簡易な回路構成で実現。 - 特許庁

To provide a clock synchronizing circuit with which the quality of a synchronizing signal can be prevented from being degraded in the case of reference clock signal fluctuation or input interruption and stable operation is enabled.例文帳に追加

基準クロック信号の変動や入力中断時における同期信号の品質の劣化防止と安定した動作が可能なクロック同期回路を提供すること。 - 特許庁

A flip-flop FF 5 receives a monitor period signal FP at its data input terminal and an output (c) resulting from inverting a reference clock signal CLK inverted at an inverter 4 at its clock terminal.例文帳に追加

ＦＦ５のデータ入力端子には監視区間信号ＦＰ、クロック端子には基準クロック信号ＣＬＫをインバータ４にて反転させた出力ｃが入力される。 - 特許庁