「WATCHDOG TIMER」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

This watchdog timer is equipped with a CPU 1, a timer 2 for executing measuring operation by control from the CPU 1, and an initial value memory part 3 for memorizing a restriction value and a measurement start value to be set in the timer 2.例文帳に追加

本発明に係るウォッチドックタイマは、ＣＰＵ１と、ＣＰＵ１からの制御により計測動作を行うタイマ２と、タイマ２に設定するための制限値および計測開始値を記憶する初期値記憶部３とを備えている。 - 特許庁

To provide an electronic control device which can be restored even if a CPU runs away during diagnosis, only if a watchdog timer operates normally, by diagnosing the watchdog timer without performing switching to a reset signal port.例文帳に追加

リセット信号のポートへの切り換えを行うことなく、ウォッチドッグタイマの診断を行うことによって、診断中のＣＰＵ暴走時においても、ウォッチドッグタイマが正常に動作していれば復帰が可能となる電子制御装置を提供することにある。 - 特許庁

In a control circuit 1 of a watchdog timer 20, there are provided maximum value registers 5 and minimum value registers 6 each of which contain the maximum value and minimum value of initialization permission period of the watchdog timer 20, wherein the maximum and minimum values indicate the maximum value and minimum value of the normal processing time of each of the plurality of events.例文帳に追加

ウォッチドックタイマ２０の制御回路１に、複数イベント毎の処理正常処理時間の最大値及び最小値である、ウォッチドックタイマ２０の初期化許可期間の最大値及び最小値を格納する最大値レジスタ５及び最小値レジスタ６を設ける。 - 特許庁

In this game machine having a timer interruption signal generating circuit 15 for transmitting a timer interruption signal to the CPU11 in a discharge control device 10, when this timer interruption signal is not correctly transmitted, a clear signal is not transmitted to a watchdog circuit 16 from the CPU11 so that the CPU11 is reset by a reset signal from the watchdog circuit 16.例文帳に追加

排出制御装置１０に、ＣＰＵ１１にタイマ割り込み信号を送信するタイマ割り込み信号発生回路１５を備えた遊技機において、このタイマ割り込み信号送信が正しく行われていない場合には、ＣＰＵ１１からウォッチドッグ回路１６へのクリア信号送信を行わないようにし、ウォッチドッグ回路１６からのリセット信号でＣＰＵ１１がリセットされるようにした。 - 特許庁

The watchdog timer 13 resets clocking of a clock once receiving a timer reset signal from the scanner control part 12 and then clocks the clock again.例文帳に追加

ウオッチドッグタイマ１３は、スキャナ制御部１２からタイマリセット信号を受信するとクロックの計時をリセットし、再度ウオッチドッグタイマ１３はクロックの計時を行う。 - 特許庁

Since the restriction value and the measurement start value can be set without losing the address space or the bit space, control of each watchdog timer can be executed without reducing decoding speed of an address or multiplexer speed of data even in a system incorporating many watchdog timers.例文帳に追加

本発明によれば、アドレス空間やビット空間をロスすることなく、制限値と計測開始値を設定できるため、数多くのウォッチドックタイマが内蔵されているシステムであっても、アドレスのデコード速度やデータのマルチプレクサの速度を下げることなく各ウォッチドックタイマの制御を行える。 - 特許庁

Second watchdog timers 4a, 4b respectively start counting operation by control start signals of devices 2a, 2b, output a reset signal for resetting the CPU 1 within time shorter than the set time of the first watchdog timer 3 and are cleared on the basis of output signals from the devices 2a, 2b.例文帳に追加

第２のウォッチドッグタイマ４ａ，４ｂは、デバイス２ａ，２ｂの制御開始信号でカウント動作を開始し、第１のウォッチドッグタイマ３の設定時間より短い時間でＣＰＵ１をリセットするためのリセット信号を出力し、かつ、デバイス２ａ，２ｂの出力信号に基づいてクリアされる。 - 特許庁

An electronic apparatus 1 in accordance with an embodiment includes: BIOS-ROM 13 storing a BIOS program 100 and option ROMs 301-30n; CPU 10; and a first watchdog timer 20 and second watchdog timers 31-3n for resetting the boot process.例文帳に追加

一実施形態における電子機器１は、ＢＩＯＳプログラム１００及びオプションＲＯＭ３０１〜３０ｎが記憶されたＢＩＯＳ−ＲＯＭ１３、ＣＰＵ１０、起動処理をリセットする第１ウォッチドッグタイマ２０及び第２ウォッチドッグタイマ３１〜３ｎを備えている。 - 特許庁

A strobe signal on serial communication is supplied to a clock input terminal of a clock monitoring means (such as a watchdog timer), so that the strobe signal can have two functions as a strobe signal for serial communication and a clock for watchdog timer control to reduce the number of signal lines.例文帳に追加

シリアル通信上のストローブ信号をクロック監視手段（ウオッチドッグタイマなど）のクロック入力端子に供給することにより、ストローブ信号にシリアル通信用のストローブ信号とウオッチドッグタイマ制御用のクロックの２つの機能持たせることができ信号線数の削減が可能となる。 - 特許庁

This watchdog timer control circuit is equipped with selection logic 15, permanent enablement logic 12 connected to the selection logic, software enablement logic 14 connected to the selection logic, and the watchdog timer 20 which is connected to the selection logic and is provided on the same integrated circuit with the microprocessor.例文帳に追加

本発明によるウォッチドッグタイマ制御回路は、選択ロジックと、上記選択ロジックに接続された永久イネーブルメントロジックと、上記選択ロジックに接続されたソフトウェアイネーブルメントロジックと、上記選択ロジックに接続されたウォッチドッグタイマと、を備え、マイクロプロセッサと同じ集積回路上に設けられており、これにより、上記目的が達成される。 - 特許庁

Furthermore, this semiconductor integrated circuit is provided with a watchdog timer circuit (14) whose inside is periodically reset according to a periodic input for outputting an alarm signal when the periodic input is absent and configured to output a signal acquired by calculating the logical product or the logical sum of the alarm signal outputted from the watchdog timer circuit and the detection signal to the outside.例文帳に追加

さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。 - 特許庁

In the power monitoring control circuit, when receiving from a supply voltage monitoring circuit 105 a signal representing an anomaly in the supply voltage of 3.3 V for operating the second control means 102, the first control means 101 outputs to the reset signal generation means 103 a watchdog timer control signal to disable a watchdog timer function and stop outputting reset signals.例文帳に追加

電源監視制御回路は、電源電圧監視回路１０５から第２制御手段１０２を稼働する電源３．３Ｖの電源電圧の異常を示す信号が入力された場合、第１制御手段１０１が、リセット信号生成手段１０３に対して、ウォッチドッグタイマ機能を無効とし、リセット信号を出力しないように制御するウォッチドッグタイマ制御信号を出力することを特徴とする。 - 特許庁

In a case where a count value of a watchdog timer 60 that resets the count value and starts the counting becomes a limit value or more, when receiving a reset signal from the CPU 68, the watchdog timer 60 outputs a high voltage cutoff signal that cuts off the supply of a high-voltage power supply 50 for applying a bias voltage to a charge generation layer of the radiation image detector 12.例文帳に追加

ＣＰＵ６８からのリセット信号を受信したときにカウント値をリセットしてカウントをスタートさせるウォッチドッグタイマ６０のカウント値が制限値以上となった場合に、ウォッチドッグタイマ６０が、放射線画像検出器１２の電荷発生層へバイアス電圧を印加するための高圧電源５０の電源供給を遮断する高圧電源遮断信号を出力する。 - 特許庁

When the microcomputer 1 is in a latchup state, the watchdog timer 2 continues timing and, when a second predetermined time, which is longer, has elapsed, the watchdog timer 2 sends the power temporary stop signal 3 to a switch circuit 3 to stop supplying power to the microcomputer 1 or an extremely short time.例文帳に追加

マイクロコンピュータ１がラッチアップしているような場合には、ウオッチドッグタイマ２の計時がさらに進み、長い第２の所定時間に達すると、ウオッチドッグタイマ２がスイッチ回路３に対して電源の一時遮断信号 を送出し、極短時間マイクロコンピュータ１への給電を停止するようにしている。 - 特許庁

To provide the new control circuit which controls a watchdog timer provided on the same integrated circuit with a microprocessor or microcontroller.例文帳に追加

本発明は、マイクロプロセッサまたはマイクロコントローラと同じ集積回路上に設けられるウォッチドッグタイマを制御する新規な制御回路を提供する。 - 特許庁

Even if the system is reset by the watchdog timer, a flat is saved normally in the storage means, so the operation can stably be continued in the normal mode.例文帳に追加

もしウォッチドッグタイマーによりリセットがかかった場合にも、上記記憶手段にはフラグが正常に保存されているため、通常モードとして安定して動作を継続することができる。 - 特許庁

When the diagnosis result signal 3 is not a value of indicating normality, the diagnosis circuit 2 (310) determines that the diagnosis circuit 3 (320) or watchdog timer 1 (200) is abnormal.例文帳に追加

また、診断回路２（３１０）は、診断結果信号３が正常であることを示す値ではない場合には診断回路３（３２０）またはウォッチドッグタイマー１（２００）が異常と判定する。 - 特許庁

When the diagnosis result signal 1 is not a value of indicating normality, the diagnosis circuit 2 (310) determines that the diagnosis circuit 1 (300) or the watchdog timer 2 (210) is abnormal.例文帳に追加

診断回路２（３１０）は、診断結果信号１が正常であることを示す値ではない場合には診断回路１（３００）またはウォッチドッグタイマー２（２１０）が異常と判定する。 - 特許庁

If the watchdog timer T is not reset by the clock during the fixed cycle, it is confirmed that there is abnormality at some pat on the way to the I/O equipment.例文帳に追加

ウォッチドッグタイマＴが一定周期の間にそのクロックでリセットされないと、Ｉ／Ｏ機器に至るいずれかの部分で異常があることを確認する。 - 特許庁

A diagnosis circuit 3 (320) monitors a watchdog timer 1 (200) and supplies a diagnosis result signal 3 for indicating whether or not the monitoring result is normal to the diagnosis circuit 2 (310).例文帳に追加

診断回路３（３２０）は、ウォッチドッグタイマー１（２００）を監視し、監視結果が正常であるか否かを示す診断結果信号３を診断回路２（３１０）に供給する。 - 特許庁

When a microcomputer of the communication apparatus is fallen into a nonoperable state due to any fault (S000), a reset signal is outputted from a watchdog timer to the microcomputer (S100).例文帳に追加

通信装置のマイコンが何らかの障害によって動作不能に陥ったとき（Ｓ０００）、ウォッチドッグタイマからリセット信号がマイコンに出力される（Ｓ１００）。 - 特許庁

In a semiconductor device, a diagnosis circuit 1 (300) monitors a watchdog timer 2 (210) and supplies a diagnosis result signal 1 for indicating whether or not the monitoring result is normal to a diagnosis circuit 2 (310).例文帳に追加

診断回路１（３００）は、ウォッチドッグタイマー２（２１０）を監視し、監視結果が正常であるか否かを示す診断結果信号１を診断回路２（３１０）に供給する。 - 特許庁

To provide a method capable of improving the fault detection rate of a system by expanding the function of a watchdog timer by software and improving runaway detection accuracy.例文帳に追加

ウォッチドッグタイマの機能をソフトウェアで拡張し暴走検出精度を上げることにより、システムの障害検出率を上げることができる方法を提供する。 - 特許庁

When a program runaway or loop condition occurs, the reset signal 1 is not output and the watchdog timer starts timing and, when a predetermined time has elapsed, the reset signal 2 is sent to a microcomputer 1.例文帳に追加

プログラムの暴走やループが発生すると、リセット信号 が出力されなくなり、ウオッチドッグタイマの計時が進み、所定時間に達すると、リセット信号 をマイクロコンピュータ１に送出する。 - 特許庁

Thereby, when a watchdog timer 6 is operated due to abnormality of the CPU and the CPU is reset, the relay switch is turned on and power supply to the load is backed up.例文帳に追加

これにより、ＣＰＵの異常によりウォッチドッグタイマ６が作動してＣＰＵがリセットされたときには、リレースイッチがオンして負荷への電源供給がバックアップされる。 - 特許庁

To provide a watchdog timer circuit for preventing any malfunction from occurring even when both of a positive noise pulse and a negative noise pulse are imposed on an input clock signal, and any noise bursts in the middle of a circuit.例文帳に追加

入力クロック信号に正のノイズパルスおよび負のノイズパルスの両方がのっている場合や回路の途中にノイズが飛び込んだ場合にも、誤動作を起こすことのないウォッチドッグタイマ回路を提供する。 - 特許庁

During the operation of a panel computer 1, a monitoring block 13 always monitors the state of the panel computer 1 over plural items and a watchdog timer 12a always monitors the abnormal operation of a CPU 11a.例文帳に追加

パネルコンピュータ１が動作中、モニタリングブロック１３は、パネルコンピュータ１の状態を、複数項目に渡って常時監視し、ウォッチドックタイマー１２ａは、ＣＰＵ１１ａの異常動作を常時監視している。 - 特許庁

When the switch control section 12 detects a software fault, the switch control section 12 stops transmitting the reset signal to the watchdog timer 14.例文帳に追加

切替制御部１２がソフトウェア的な障害を検出すると、切替制御部１２は、ウォッチドッグタイマ１４へのリセット信号の送信を中止する。 - 特許庁

An interrupt routine R is executed at constant time intervals to increment a counter and to clear a watchdog timer implemented in a CPU 20 if the count value is within a predetermined threshold.例文帳に追加

割り込みルーチンＲは、一定の時間間隔で実行され、カウンタのインクリメントを行うとともに、カウント値が所定の閾値以内である場合には、ＣＰＵ２０に設けられたウォッチドッグタイマのクリアを行う。 - 特許庁

To obtain a failure detection system, capable of making the watchdog timer in a computer system function without fail, and improving the reliability of the failure detection system.例文帳に追加

計算機システム内のウォッチドッグタイマを確実に機能させ、故障検知システムの信頼性を向上させることのできる故障検知システムを得る。 - 特許庁

The watchdog timer 66 counts the output stop period of the pulse signal outputted from the microcomputer 60 and outputs a reset signal to the microcomputer 60, when the output stop period reaches a fault discrimination time.例文帳に追加

ウォッチドッグタイマ６６は、マイコン６０が出力するパルス信号の出力停止期間を計時し、出力停止期間が異常判定時間に達すると、マイコン６０に対してリセット信号を出力する。 - 特許庁

The boot processing is performed to programs in a flash ROM 13 and IC card 8, and the output of a reset signal is suppressed within the watchdog timer period of a reset IC 10 by pulse input under that control.例文帳に追加

フラッシュＲＯＭ１３，ＩＣカード８のプログラムをブート処理し、その制御によるリセットＩＣ１０のウオッチドッグタイマ期間内にパルス入力でリセット信号の出力を抑える。 - 特許庁

A watchdog timer 130 monitors runaway of the nonvolatile program memory 115a and the micro processor 110a, and the micro processor 120a performs sum check diagnosis for the nonvolatile program memory 115a and the micro processor 110a externally and periodically.例文帳に追加

不揮発プログラムメモリ１１５ａとマイクロプロセッサ１１０ａとは、ウォッチドッグタイマ１３０によって暴走監視されると共に、補助マイクロプロセッサ１２０ａによって外部で定期的にサムチェック診断が行われる。 - 特許庁

To provide a watchdog timer that can detect a runaway of a plurality of processing parts and identify which processing part has run away after the detection, on a small circuit scale.例文帳に追加

少ない回路規模で、複数の処理部の暴走を検出し、しかも、検出後にいずれの処理部が暴走したかを特定可能なウォッチドッグタイマを実現する。 - 特許庁

To make a diagnosis from an output reset generation circuit for a program run signal to be output to a watchdog timer to a reset input circuit of a microcomputer.例文帳に追加

ウォッチドッグタイマに出力するプログラムラン信号の出力リセット発生回路からマイクロコンピュータのリセット入力回路までの診断を行う。 - 特許庁

A watchdog timer 202 is cleared by a control signal watch_clk204 generated periodically from a CPU, and generates a reset signal 203 for the CPU when the control signal watch_clk204 ceases to come from the CPU.例文帳に追加

ウォッチドッグタイマ２０２は、ＣＰＵから周期的に発生される制御信号watch_clk２０４でクリアされ、ＣＰＵからの当該制御信号watch_clk２０４がとぎれたときにＣＰＵに対するリセット信号２０３を発生する。 - 特許庁

To provide an electronic control device capable of preventing loss of data due to simultaneous generation of writing processing in a memory and a reset processing by a watchdog timer to improve reliability of data conserved in the memory.例文帳に追加

メモリへの書込み処理とウォッチドッグタイマによるリセット処理とが同時に生じることによるデータの喪失を防止し、メモリに保存されるデータの信頼性を向上することができる電子制御装置を提供する。 - 特許庁

A CPU 56 checks a power source shutdown signal in the main processing and checks it again once after a prescribed time (time-out time of watchdog timer 60) passes when the power source shutdown signal is not off.例文帳に追加

ＣＰＵ５６が、メイン処理にて電源断信号を確認し、電源断信号がオフ状態でないときは所定時間（ウォッチドッグタイマ６０のタイムアウト時間）おいてから電源断信号を再度確認する。 - 特許庁

When starting hardware, a watchdog timer 25 monitors whether the test under execution is not abnormally stopped or not, and when the test is abnormally stopped, the hardware is reset and restarted.例文帳に追加

ハードウェアの起動に際して実行中のテストが異常停止していないかどうかをウォッチドッグ・タイマ２５によって監視し、異常停止に際してはハードウェアをリセットして再起動せしめる。 - 特許庁

Therefore, its own watchdog timer can be cleared by receiving an ACK signal from the transmission partner, and hereby stop of an analog unit 3 caused by the influence of the electrical noise can be prevented.例文帳に追加

従って、送信相手からＡＣＫ信号を受信して自己のウォッチドッグタイマをクリアすることができるので、電気ノイズの影響によりアナログユニット３が停止してしまうことを防止できる。 - 特許庁

The decrease in a power supply voltage when the power source switch 12 is turned off is detected by a watchdog timer 18, and the relay circuit 14 is turned on from off by a CPU 20.例文帳に追加

ウオッチドックタイマ１８で電源スイッチ１２切断時の電源電圧低下を検出し、ＣＰＵ２０で一定時間リレー回路１４をＯＦＦ状態からＯＮ状態に設定する。 - 特許庁

A WDT(watchdog timer) counter 11 counts input clock 101, and outputs an overflow signal 105 when the count exceeds a prescribed overflow value.例文帳に追加

ＷＤＴカウンタ１１は入力クロック１０１をカウントし、そのカウント値が所定のオーバーフロー値を超えたときにオーバーフロー信号１０５を出力する。 - 特許庁

To increase safety of system operation by resetting a module at the need arises and displaying a system abnormal state when resetting a CPU by a watchdog timer.例文帳に追加

ウォッチドッグタイマーによりＣＰＵをリセットするに際して、モジュールを必要に応じてリセットすると共に、システム異常状態を表示して、システム運用上の安全性を高める。 - 特許庁

A circuit including a state transition circuit, such as a random-number circuit 11 or a watchdog timer 12 stops state transition of the state transition circuit when the ICE 20 for CPU core breaks.例文帳に追加

乱数回路１１やウォッチドッグタイマ１２のように状態遷移回路を含む回路では、ＣＰＵコア用ＩＣＥ２０がブレークされているとき、状態遷移回路の状態遷移を停止させる。 - 特許庁

To reduce current consumption when a microcomputer is set to a standby state by maintaining a high security function even in case of stopping a watchdog timer when the microcomputer is set to a standby state.例文帳に追加

マイクロコンピュータのスタンバイ時にウォッチドッグタイマを停止させても、高いセキュリティ機能を維持できるようにし、スタンバイ時の消費電流を低減させる。 - 特許庁