「addressing memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Pixel data of a background figure are fetched from the memory by using proper addressing systems by the parts while data of the overlapping parts are not read out.例文帳に追加

背景図形のピクセルデータは、該部分ごとに適切なアドレス指定方式を使用し、重なる部分に対するデータを読み出さずに、メモリからフェッチする。 - 特許庁

To provide a system and a method for data transfer which can support efficient memory access by enabling many kinds of plan addressing modes to be set.例文帳に追加

複数の多種案アドレシングモードを設定できるようにすることで、効率的なメモリアクセスをサポートできるようにしたデータ転送システム及び方法を提供する。 - 特許庁

The semiconductor memory device is provided with a word line driver addressing neighboring word lines discontinuously when a memory array including many word lines arranged in a series of order and many word lines are addressed.例文帳に追加

この半導体メモリ装置は、一連の順序で配置される多数のワードラインを含むメモリアレイ及び多数のワードラインをアドレッシングする際に、互いに隣合うワードラインを非連続的にアドレッシングするワードラインドライバーを備える。 - 特許庁

Thus, an image is confirmed by performing addressing in conformity to the configuration of the mounted expansion memory, writing internally generated test pattern data to all the areas of the expansion memory, further reading all pieces of the written data in the expansion memory and printing them on paper.例文帳に追加

このように、装着した増設メモリ構成にあわせたアドレッシングを行って、増設メモリの全ての領域に対して内部生成テストパターンデータを書き込み、さらに増設メモリへの書き込みデータを全て読み出して、紙に印刷することにより画像確認を行う。 - 特許庁

This signal generator is provided with a means 10 for generating an address based on the bit stream, a memory 7 storing a filtering result corresponding to the bit stream and a D/A converter 8 for converting the memory output and the filtering result corresponding to the bit stream is obtained by addressing the memory.例文帳に追加

ビットストリームに基づいてアドレスを発生する手段１０と、ビットストリームに対応したフィルタ処理結果が格納されたメモリ７と、このメモリ出力を変換するＤ／Ａ変換器８を備え、メモリをアドレッシングしてビットストリームに対応したフィルタ処理結果を得る。 - 特許庁

To provide an addressing circuit of a semiconductor memory element, and to provide its data addressing method, wherein data can be quickly inputted without address comparison for data addressing or redundancy operation by: sequentially transferring input data, when the data are sequentially input, by utilizing shift registers successively arranged; and transferring the data to the next register by skipping data storage of the shift register corresponding to a memory cell array with a deficiency.例文帳に追加

入力データが順次入力される場合、順次配列されたシフトレジスターを利用して入力データを順次伝送し、欠陷のあるメモリセルアレイに対応するシフトレジスターはデータ格納をスキップして次のレジスター部にデータを伝送することで、データアドレシング動作またはリダンダンシー動作の時アドレス比較動作なしに速やかにデータを入力することができる半導体メモリ素子のアドレシング回路及びこれのデータアドレシング方法を提供する。 - 特許庁

If a mail server 25 receives the regular e-mail addressing to a mobile station 10, it once stores this e-mail to an e-mail memory 254a, and transmits it to the mobile station 10.例文帳に追加

メールサーバ２５は、移動局１０宛ての通常の電子メールを受信すると、この電子メールをメール記憶部２５４ａにいったん格納し、移動局１０に送信する。 - 特許庁

A total region in which all regions occupied by the memory cells capable of all functioning in the die and addressing in the operation is not larger than 53 mm^2.例文帳に追加

ダイ上に形成されたすべての機能し且つ動作上アドレス指定可能なメモリセルが占める領域が結合した総領域は、５３ｍｍ^２より大きくない。 - 特許庁

A total region in which all regions that are occupied by the memory cells capable of all functioning in the die and addressing in the operation is not larger than 14 mm^2.例文帳に追加

ダイ上に形成されたすべての機能し且つ動作上アドレス指定可能なメモリセルが占める領域が結合した総領域は、１４ｍｍ^２より大きくない。 - 特許庁

A capacity of display data memory 1006 is arranged so as to be divided in two, and an addressing method of the display data memory 1006 is switched between the high gradations by dual scanning and low gradations by single scanning by a change-over circuit 1010.例文帳に追加

表示データメモリ１００６の容量を２分割できるようにしておき、デュアルスキャンでの多階調とシングルスキャンでの低階調の場合で、該表示データメモリ１００６のアドレス方法を切換え回路１０１０によって切り換える。 - 特許庁

In a semiconductor memory comprising memory cell arrays having a plurality of blocks B1-Bm, each block comprises a plurality of rows of EEPROM cells CT, row line means W11, W12,..., addressing means 37, 38, and a block selecting means 39.例文帳に追加

複数のブロックＢ1 〜Ｂm を有するメモリセルアレイを備えた半導体記憶装置において、各ブロックを、複数行のＥＥＰＲＯＭセルＣＴ、行線手段Ｗ11，Ｗ12，…、アドレス指定手段37，38及びブロック選択手段39で構成している。 - 特許庁

To provide a turbo decoding control method and decoder by switching an addressing order for a memory used for turbo decoding in the forward and reverse directions so as to decrease number of cycles required for repetitive processing.例文帳に追加

ターボ・デコーダに使用するメモリのアドレス指定順序を順逆方向に切り換えて反復処理に要するサイクル数を減少させた制御方法及び装置を提供する。 - 特許庁

The circuit element which is formed in the cross-point functions as a data storage device in the memory array, and it also functions as a connection part for a substitution-type addressing mechanism used to address the element inside the array.例文帳に追加

交点に形成された回路エレメントは、メモリアレイのデータ記憶デバイスとして機能し、かつアレイのエレメントをアドレス指定するための置換型アドレス指定機構用の接続部として機能する。 - 特許庁

To provide an arithmetic processor which actualizes the expansion of immediate and direct addressing to an address register of a data memory compatibly with conventional ones at a low price while maintaining conventional constitution.例文帳に追加

従来の構成を維持しつつ、データメモリのアドレスレジスタへの即値、及び、直接アドレッシングの拡張を、従来との互換性を保ちながら低価格に実現することができる演算処理装置を提供する。 - 特許庁

In particular, method and apparatus are provided for cross-bar switches 200, a multiple protocol interface device, a low latency upper communication protocol layer, addressing and remote direct memory access over a massively parallel network.例文帳に追加

この方法及び装置では、クロスバースイッチ２００、マルチプロトコルインターフェースデバイス、低レイテンシー上位通信プロトコル層、アドレス指定、及び超並列ネットワークにリモートダイレクト通信アクセスをするために提供されている。 - 特許庁

In this computer system, a network processor 171 arranged between a central processor 110 and support peripheral subsystems 172, 174, 175, and 176, and among peripheral subsystems processes the addressing of a memory space.例文帳に追加

中央処理装置１１０と、支援周辺サブシステム１７２，１７４，１７５，１７６との間、および周辺サブシステム間に配置されたネットワーク・プロセッサ１７１が、メモリ・スペースのアドレッシングを処理するコンピュータ・システム。 - 特許庁

A memory array (25) and an addressing circuit (30) are formed by creating a circuit element (26) in the cross-point of two layers (70, 76) made of an electrode conductor, and the two layers are separated by a semiconductor material layer (72).例文帳に追加

メモリアレイ(25)とアドレス指定回路(30)が、電極導体の2つの層(70,76)の交点に回路エレメント(26)を作成することにより形成され、それらの2つの層は半導体材料の層(72)により分離される。 - 特許庁

And, the recording data are read out by a recording data reading means 31 using the addressing pattern selected when storing the recording data, and succeeding recording data are stored in a memory area of a memory means where recording has been already completed even if the recording head 1 is scanning.例文帳に追加

そして、記録データ読み出し手段３１で記録データ格納時に選択されたアドレッシングパターンを用いて記録データを読み出し、記録ヘッド１の走査中であっても、既に記録が終了したメモリ手段のメモリエリアに対して、後続の記録データの格納を行う。 - 特許庁

The method determines overlapping parts of a plurality of image windows and uses a display controller equipped with a plurality of DMA channels and addressing for fetching pixel data of non-overlapping parts from a memory to a display.例文帳に追加

この方法は、複数の画像ウインドウの重なった部分を決定し、複数のＤＭＡチャネルと、重ならない部分のピクセルデータをメモリからディスプレイにフェッチするためのアドレス指定とを備えたディスプレイ・コントローラを利用する。 - 特許庁

A communication mode of a communication portion 201 is determined, a time-out value corresponding to the determined communication mode is read from a time-out value list 1201 stored in a memory 204, and the value is used to execute addressing and search processing.例文帳に追加

通信部２０１の通信モードを判定し、判定された通信モードに対応するタイムアウト値をメモリ２０４に記憶されているタイムアウト値リスト１２０１から読み出し、その値を用いて、アドレッシング、サーチ処理を実行する。 - 特許庁

Accordingly, since addressing is executed by a detecting method of the quantity of a reflecting light with scanning with a laser beam without using a transistor structure, a word-bit line is not required and thereby the non-volatile memory of highly recording density having a simple wiring structure is realized at low cost.例文帳に追加

従って、トランジスタ構造を用いず、レーザビームを走査して反射光光量を検出する方法でアドレスすることから、ワード・ビット線も不要のため、高記録密度の不揮発性メモリを極単純な配線構造で安価に実現する。 - 特許庁

In order to address the cell array select the write data to be written into the cell array and to be read out of the cell array, command and/or decided address signals supplied by the memory controller are supplied to the cell array (10), and addressing and selector circuits (11-14).例文帳に追加

上記セルアレイ（１０）をアドレス指定し、書き込み、かつ読み出されるデータを選択するために、メモリコントローラから供給されたコマンドおよび／または復号されたアドレス信号が、セルアレイ（１０）とアドレッシングおよびセレクタ回路（１１〜１４）に供給される。 - 特許庁

The addressing circuit includes: a plurality of registers, connected between an input section and a plurality of the memory cell arrays, for storing external data inputted by responding to a register control signal; and a control section for generating the register control signal so that a plurality of the registers may store the external data by utilizing deficiency information of the respective memory cell arrays.例文帳に追加

入力部と複数のメモリセルアレイのとの間に連結され、レジスター制御信号に応答して入力される外部データを格納するための複数のレジスター部と、前記メモリセルアレイそれぞれの欠陥情報を利用して前記複数のレジスター部が前記外部データを格納するように制御する前記レジスター制御信号を生成する制御部と、を含む。 - 特許庁

When data after correlation processing created by a write data creating part 14 according to the current data and the past data are written to a scan memory 17 or 18, addressing is performed according to the coordinate system fixed to a loaded ship, thereby retaining the correspondence relationship to the antenna relative azimuth.例文帳に追加

現在のデータ及び過去のデータに基づきライトデータ作成部１４が作成した相関処理後のデータをスキャンメモリ１７又は１８に書き込む際に、搭載先船舶に固定した座標系に従いアドレシングすることによって、アンテナ相対方位との対応関係を保持する。 - 特許庁

The memory address space of a RAM 2 is divided into a plurality of blocks BK0 to BKn so that respective blocks BK0 to BKn have continuous addressing domains, and an address bus and a data bus for a CPU 1 and a RTD(real time debugger) 3 are connected to the respective divided blocks BK0 to BKn.例文帳に追加

各ブロックＢＫ０〜ＢＫｎが連続したアドレス領域を持つようにＲＡＭ２のメモリアドレス空間を複数のブロックＢＫ０〜ＢＫｎに分割し、これら分割した各ブロックＢＫ０〜ＢＫｎにＣＰＵ１およびＲＴＤ３のアドレスバスおよびデータバスを接続している。 - 特許庁

In a method addressing a solid state memory having address logic, a set of address elements is set by making (t) having address logic as the maximum allowable number of defective address lines and by allotting a set of address setting having symmetric distance of at least (t+1).例文帳に追加

アドレスロジックを有する固体メモリをアドレスする方法において、アドレスロジックを有するｔを欠陥のあるアドレスラインの最大許容可能数として、少なくともｔ＋１の対称距離を有するアドレス設定のセットを割当てることによって、アドレス素子のセットを設定する。 - 特許庁

Therefore, in this device, efficiency of a memory chip is improved by dividing plural memory banks into input/output sense amplifier blocks, pairs of wide band input/output lines are crossed and addressing of a bank is made easy by arranging input/output line transmitting transistors and sense amplifier driving transistors alternately, then high speed operation margin can be improved.例文帳に追加

したがって、本発明では入出力センス増幅器ブロックに複数のメモリバンクを分割することによりメモリチップ能率を改善して、入出力ライン伝達トランジスタとセンス増幅器駆動トランジスタの配置領域を交互で配置することにより広域入出力ライン対を交差してバンクのアドレッシングを容易にして、高速動作マージンを改善することができる。 - 特許庁

On the basis of the relation of heights and positions between a lamp for illuminating the original and the surface of the original, addressing to the two-dimensional(2D) light distribution correction data stored on a memory 22 is corrected or on the basis of the relation of heights and positions between the lamp and the surface of the original, the contents of the 2D light distribution correction data are corrected.例文帳に追加

原稿を照明するランプと原稿面の高さ及び位置との関係に基づいて、メモリ２２に格納された一定（固定）高さの２次元配光補正データへのアドレッシングを修正し、又は、ランプと原稿面の高さ及び位置との関係に基づいて、２次元配光補正データの内容を修正する。 - 特許庁

In a moving image processing device 1, a motion detecting/motion compensation processing section 80 as a coprocessor for performing motion detection processing having a large amount of operation is added to a processor 10 for managing the entire coding and decoding of a moving image, and the buffer of a configuration is provided in which addressing is performed for a plurality of memory banks by interleaving.例文帳に追加

動画像処理装置１においては、動画像の符号化あるいは復号化処理全般を管理するプロセッサ１０に対し、演算量の多い処理である動き検出処理を行うコプロセッサである動き検出／動き補償処理部８０を付加し、インターリーブによって複数のメモリバンクにアドレッシングされた構成のバッファを備えることとする。 - 特許庁