「arithmetic code」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a decoder and decoding method in which efficiency is improved by reducing useless arithmetic processing when performing error-correcting decoding while dividing reception data into a plurality of code blocks.例文帳に追加

受信データを複数のコードブロックに分けて誤り訂正復号を行う場合に、無駄な演算処理を減らし効率を高めた復号器及び復号方法を提供する。 - 特許庁

A data extract section 3 extracts the decoded INF stream and a correlation arithmetic section 4 obtains a correlation value with respect to a code pattern corresponding to the synchronizing signal SYNC.例文帳に追加

データ抽出部３により復号ＩＮＦ列を抽出し、相関演算部４において同期信号ＳＹＮＣに対応するコードパターンとの相関値を求める。 - 特許庁

Thus, an intermediate code image data developing part 13 can perform various processing such as ROP 3 arithmetic operations even in the area where any pattern is not present.例文帳に追加

これによって、中間コード画像データ展開部１３では、パターンの存在しない領域においてもＲＯＰ３演算など種々の処理を施すことが可能となる。 - 特許庁

To provide a code conversion system in which 64B/65B conversion and inverse conversion can be performed with a little hardware resources by omitting redundant arithmetic.例文帳に追加

冗長な演算を省略し、これにより少ないハ−ドウエア資源で64B/65B変換及びその逆変換を実現することが可能な符号変換システムを提供する。 - 特許庁

A data extract section 5 extracts the decoded CHK and a correlation arithmetic section 6 calculates a correlation value with the code pattern of the check signal stream corresponding to the SYNC.例文帳に追加

また、復号ＣＨＫについてもデータ抽出部５により抽出して、ＳＹＮＣに対応する検査信号列のコードパターンとの相関値を相関演算部６で算出する。 - 特許庁

To provide a code generating device which can perform shift operation at high speed with a small circuit scale by providing combinational circuits (matrix arithmetic weights) according to a shift number.例文帳に追加

シフト数に応じて組合せ回路（行列演算重み）を設けることによって、小さい回路規模でシフト動作を高速に行うことができる符号発生装置を提供する。 - 特許庁

A stored ball depositing terminal 9 makes an arithmetic and management device 7 store a number of pachinko balls gained by the game player as stored ball data corresponding to ID code of a membership card 8.例文帳に追加

貯玉預入処理端末機９は、遊技客の獲得パチンコ玉数を、会員カード８のＩＤコードに対応付けた貯玉データとして演算管理装置７に記憶させる。 - 特許庁

To reduce a circuit scale of an error correction decoder by decreasing a capacity of a memory without deteriorating decoding arithmetic precision in the case of decoding turbo code.例文帳に追加

ターボ符号の復号を行う誤り訂正復号器に関し、復号演算精度を低下させることなく、メモリ容量を削減して回路規模の縮小を図る。 - 特許庁

User data are input from a host to an EDC (Error Detection Code) arithmetic circuit 101, and addition of EDC by an EDC circuit 101 and scramble processing by a scrambling arithmetic circuit 102 are performed by transferring data between those circuits not through a memory 103.例文帳に追加

ユーザーデータは、ホストからＥＤＣ演算回路１０１に入力され、ＥＤＣ回路１０１によるＥＤＣの付加と、スクランブル演算回路１０２によるスクランブル処理が、メモリ１０３を介することなく、これら回路間でデータの授受を行って実行される。 - 特許庁

The lock release unit 20 uses an authentication unit 23 to read ID information stored in an ID information storage circuit 21, applies authentication arithmetic operation to the ID information with the supplied lock release code and transmits the result of authentication arithmetic operation to the mobile phone 10.例文帳に追加

ロック解除装置２０では、認証装置２３にてＩＤ情報記憶回路２１に記憶されているＩＤ情報を読み出し、該ＩＤ情報と供給されたロック解除コードとで認証演算を行い認証演算結果を携帯電話機１０に送信する。 - 特許庁

The digital matched filter 11 includes a reception signal storage section 12 that stores a received signal sample, a spread code generating section 13 that generates known spread codes, and a correlation value arithmetic section 14 that calculates correlation value between the received signal sample and the spread code.例文帳に追加

デジタルマッチトフィルタ１１は、受信信号サンプルを保持する受信信号保持部１２と、既知の拡散符号を生成する拡散符号生成部１３と、受信号サンプルと拡散符号との相関値を算出する相関値演算部１４とを含む。 - 特許庁

In a high rate transmission of Xbps, an error correction code series of code length of n symbols is input to a syndrome arithmetic circuit 1 of an input clock frequency fMHz, and with b bits symbols in parallel of P symbols and then calculates the syndrome by n/P clock.例文帳に追加

Ｘｂｐｓの高速伝送において、符号長ｎシンボルの誤り訂正符号系列を、入力クロック周波数ｆＭＨｚでｂビットのシンボルをＰシンボル並列にシンドローム演算回路１に入力し、ｎ／Ｐクロックでシンドロームを計算する。 - 特許庁

An area segmentation section 1 segments a class tap, an ADRC pattern extract section 4 classifies it, generates a class code corresponding to the class and its characteristic amount, and outputs a prediction coefficient corresponding to the class code from a built-in ROM table to a prediction arithmetic section 5.例文帳に追加

領域切り出し部１でクラスタップを切り出し、ADRCパターン抽出部４でクラス分類し、そのクラスと特徴量に対応するクラスコードを発生して、内蔵するROMテーブルからクラスコードに対応する予測係数を予測演算部５に出力する。 - 特許庁

AND circuits A0, A1, A2, A3,..., An and an adder circuit 40 in the orthogonal code generator apply a logical arithmetic operation to sequence numbers and position numbers to generate an orthogonal code sequence without the need for storing the numbers to a memory in advance.例文帳に追加

直交符号生成装置は、系列番号と位置番号とを論理積回路Ａ_0，Ａ_1，Ａ_2，Ａ_3，・・・，Ａ_nおよび加算回路４０で論理演算することにより、メモリに予め格納することなく、直交符号系列を発生させることができる。 - 特許庁

To provide a code length calculating device and an encoder, with which an index is generated by combining a plurality of data and a code length is found with a little arithmetic quantity and memory capacity after Huffman encoding of an the index number.例文帳に追加

複数のデータを組み合わせてインデックスを生成し、前記インデックス番号をハフマン符号化した符号化後の符号長を、少ない演算量とメモリ量とで求める符号長計算装置、及び符号化装置を提供することを目的とする。 - 特許庁

To set other spread code from a spread code generating circuit in a short time in a matched filter where a correlation unit calculates correlation between a circulating spread code sequentially delayed in delay elements connected in a loop and a received spread spectrum code and a multiplexer selects an arithmetic result with all the spread codes and outputs the selected result so as to attain dump while continuously outputting the correlation arithmetic result.例文帳に追加

ループ状に接続された遅延素子１１（０）〜１１（Ｎ＋１）で順次遅延されて循環している拡散符号Ｐ（０）〜Ｐ（Ｎ−１）と受信したスペクトル拡散信号Ｄ_m との相互間の相関を相関器１２（０）〜１２（Ｎ＋１）で演算し、総ての拡散符号との演算結果をマルチプレクサ１５で選択して出力することで、連続して相関演算結果を出力しつつ、ダンプを行えるようにしたマッチトフイルタにおいて、拡散符号発生回路１６からの他の拡散符号を短時間で設定する。 - 特許庁

At least one computing element in the arithmetic part is provided with a prescribed computing element for operating a plurality of image data in the input data packet as prescribed according to the instruction code of this input data packet.例文帳に追加

演算部の１つ以上の演算器には、入力データパケットの複数の画像データを、該入力データパケットの命令コードに従って所定演算する所定演算器が含まれる。 - 特許庁

After that , data in the memory 101 is read out to a PI arithmetic circuit 110 in the PI direction every one line, a PI code is added to this and the data is outputted successively to a modulation circuit 200.例文帳に追加

その後、メモリ１０１内のデータをＰＩ方向に１ラインずつＰＩ演算回路１１０に読み出し、これにＰＩ符号を付加して変調回路２００に順次出力する。 - 特許庁

To provide the data converter and method by which an arithmetic operation is conducted without extending a run length code and to provide the program supply medium that supplies a data conversion program.例文帳に追加

ランレングス符号の伸長を伴わずに演算を行うことができるデータ変換装置及び方法、並びにデータ変換プログラムを供給するプログラム供給媒体を提供する。 - 特許庁

A carry generation circuit 122 generates one bit carry output C by an arithmetic operation specified by the operation code to the three inputs, that is, the data A, data B and a carry input S4 from the outside.例文帳に追加

また、キャリー生成回路１２２は、データＡ、データＢ、外部からのキャリー入力Ｓ４の３入力に対してオペコードが規定した演算による１ビットのキャリー出力Ｃを生成する。 - 特許庁

A shipping tag 3 attached to a load 2 loaded on a mobile 16 comprises a position measuring arithmetic part which stores an identification code and receives a GPS signal to measure the present position.例文帳に追加

移動体１６に積まれた荷物２に付された荷札３には、識別コードが記憶されるとともにＧＰＳ信号を受信して現在位置を測位する測位演算部が備えられている。 - 特許庁

A code control section 82 controls a sign of a DCT coefficient configuring a predicted tap corresponding to the pixel position mode of the target pixel and provides an output to a cross product arithmetic circuit 45.例文帳に追加

一方、符号制御部８２は、注目画素の画素位置モードに対応して、予測タップを構成するＤＣＴ係数の符号を操作し、積和演算回路４５に出力する。 - 特許庁

The scramble code generator calculates only values of registers 12, 14 relating to the feedback processing and the spread processing and loads the result of arithmetic operation to the registers 12, 14 while shifting a shift register.例文帳に追加

一方、スクランブル符号生成装置は、帰還処理および拡散処理に関与するレジスタ１２，１４の値のみを演算し、シフトレジスタをシフトさせながらレジスタ１２，１４にロードする。 - 特許庁

A bit plane processing unit 26 reads a code block in the unit of arithmetic coding from an SRAM 19, converts it into a bit plane expression and supplies bit data to a path processing unit 28.例文帳に追加

ビットプレーン処理器２６は算術符号化の単位となるコードブロックをＳＲＡＭ１９から読み出し、ビットプレーン表現に変換した後、パス処理器２８にビットデータを供給する。 - 特許庁

To reduce the circuit scale of a Euclidean mutual division arithmetic circuit for finding out an error position polynomial and an error evaluation polynomial necessary for a process for correcting an error by using a reed- solomon code.例文帳に追加

リード・ソロモン符号を用いて誤り訂正を行う過程で必要な誤り位置多項式と誤り評価多項式を求めるユークリッド互除演算回路において、回路規模を縮小する。 - 特許庁

Next, error correction encoding processing of a PO direction is performed by a PO arithmetic circuit 105, the obtained PO code is written in the memory 101 so as to add to corresponding data.例文帳に追加

次に、ＰＯ演算回路１０５にて、ＰＯ方向の誤り訂正符号化処理を行い、得られたＰＯ符号を対応するデータに付加するようにしてメモリ１０１に書き込む。 - 特許庁

A ball depositing processing terminal device 9 stores the number of pachinko game balls acquired by the playing customer in an arithmetic management device 7 as deposited ball data made to correspond to the ID code of a member card 8.例文帳に追加

貯玉預入処理端末機９は、遊技客の獲得パチンコ玉数を、会員カード８のＩＤコードに対応付けた貯玉データとして演算管理装置７に記憶させる。 - 特許庁

Based on the code strings, an ID generating section 123 in the telephone body 100 and an ID generating section 221 in a battery pack 200 generate ID codes by the same arithmetic processing.例文帳に追加

この符号列に基づき電話機本体１００のＩＤ生成部１２３及びバッテリパック２００のＩＤ生成部２２１では、同一の演算処理にてＩＤ符号を生成する。 - 特許庁

A coefficient memory 157 supplies a prediction coefficient of a class decided on the basis of information of an evaluation table 156 by a class code decision section 155 to a prediction arithmetic section 159.例文帳に追加

クラスコード決定部１５５において評価テーブル１５６の情報に基づいて決定されたクラスの予測係数が、係数メモリ１５７から予測演算部１５９に供給される。 - 特許庁

To provide a programmable variable length code processing circuit capable of executing processing such as an arithmetic logic operation in parallel while executing an instruction of DCT (Discrete Cosine Transform: discrete cosine transform) coefficient coding.例文帳に追加

ＤＣＴ係数符号化の命令を実行する間、並行して算術論理演算などの処理を実行することができるプログラマブル可変長符号処理回路を得ることを課題とする。 - 特許庁

The JD demodulating part 105 performs a joint detection arithmetic operation to a reception signal by using the replica of the delay profile and the diffuse code, and outputs the obtained reception signal to a decoding part 106.例文帳に追加

ＪＤ復調部１０５は、遅延プロファイルと拡散コードのレプリカを用いて受信信号にジョイントディテクション演算を行い、得られた受信信号を復号部１０６に出力する。 - 特許庁

When an employee A inputs a unique personal code P(A) to carry out initializing process, the IC card therein executes arithmetic operations, based on a prescribed algorithm using the codes P(A), G(A), and stores data uniquely obtained from the arithmetic operations as encryption key information K(A).例文帳に追加

社員甲が、固有の個人コードＰ（甲）を入力して初期化プロセスを行うと、ＩＣカード内部において、Ｐ（甲）とＧ（Ａ）を用いた所定のアルゴリズムに基づく演算が行われ、当該演算により一義的に求まるデータが、暗号用鍵情報Ｋ（甲）としてＩＣカードに格納される。 - 特許庁

When executing search of a perch channel, the arithmetic control section 24 specifies a spread code with high priority from data stored in the storage section 23 and reads data with respect to the specified spread code from a base station ID table stored in a table storage section 22.例文帳に追加

演算制御部２４は、止まり木チャネルの探索を実行する際に、記憶部２３に記憶されているデータから優先度の高い拡散コードを特定し、特定した拡散コードに関するデータをテーブル格納部２２に格納されている基地局ＩＤテーブルから読み出す。 - 特許庁

A TFCI(Transport Format Combination Indicator) latch/ comparison section 1-1 latches a TFCI resulting from decoding a TFCI code word from a transmitter for a Transmission Time Interval (TTI) and compares the just preceding TFCI with the current TFCI, gives a STOP signal to a parameter arithmetic circuit 15-1 to stop parameter arithmetic processing when they are the same with each other.例文帳に追加

送信装置からのチャネルフォーマット組合せ指標符号語（ＴＦＣＩ Code Word）を復号したフォーマット組合せ指標（ＴＦＣＩ）を単位データ伝送時間間隔（ＴＴＩ）の間、ＴＦＣＩ保持・比較部１−１で保持し、直前のＴＦＣＩと現在のＴＦＣＩとを比較し、同一の場合、パラメータ演算回路１５−１にＳＴＯＰ信号を送出してパラメータ演算処理を停止させる。 - 特許庁

The arithmetic part has computing elements corresponding to the respective instruction codes of different kinds, the input data packet is processed according to that instruction code by any computing element corresponding to this instruction code, the processing result is stored as data in the input data packet, and this input data packet is outputted.例文帳に追加

演算部は、種類の異なる命令コードのそれぞれに対応して演算器を有し、入力データパケットを、その命令コードに対応したいずれかの演算器により、該命令コードに従い処理して、処理結果を該入力データパケットにデータとして格納して、該入力データパケットを出力する。 - 特許庁

A phase error detecting circuit 55 detects a phase error of a read-signal RD based on a first code signal S14 or a second code signal S15 and a signal 13 being an arithmetic result and a third reference signal REF3, and outputs a control signal S17 based on the detected result.例文帳に追加

位相誤差検出回路５５は、第１符号信号Ｓ１４又は第２符号信号Ｓ１５と、演算結果である信号Ｓ１３及び第３基準信号ＲＥＦ３に基づいてリード信号ＲＤの位相誤差を検出し、その検出結果に基づく制御信号Ｓ１７を出力する。 - 特許庁

A control processing circuit 27 supplies the generation pattern of the diffusion code following the data read from the memory 28 by first and second code pattern generating parts 30 and 31 when a plurality of matched filters 20-23 inversely diffuse reception signals by executing correlation arithmetic operations.例文帳に追加

制御処理回路２７は、複数のマッチトフィルタ２０〜２３が相関演算を実行することにより受信信号を逆拡散する際に、第１及び第２のコードパターン生成部３０、３１により、メモリ２８から読み出したデータに従った拡散コードの生成パターンを供給する。 - 特許庁

A radio transmitter/receiver 200 is provided with an IR light receiving device 16 which outputs data about the IR remote control code by decoding an IR remote control signal and a transmitting part (an antenna 10, a transmitting/receiving circuit 11, an arithmetic processor 12) which transmits the data about the IR remote control code by converting it into radio data.例文帳に追加

無線伝送受信装置２００が、ＩＲリモコン信号をデコードしてＩＲリモコンコードのデータを出力するＩＲ受光器１６と、前記ＩＲリモコンコードのデータを無線データに変換して送信する送信部（アンテナ１０、送受信回路１１、演算処理装置１２）と、備える。 - 特許庁

The management system is provided with a recognition means that recognizes the identification code when the image forming device is in use, a detection means that detects a read end timing of all originals, and a before-forming arithmetic storage means that calculates the operating estimate by each identification code in the read end timing and stores the calculated result.例文帳に追加

画像形成装置使用時の識別コードを認識する認識手段と、全原稿の読取完了タイミングを検出する検出手段と、読取完了タイミングで、識別コード毎に使用実績値を演算して記憶する形成前演算記憶手段とを備えたことを特徴とする。 - 特許庁

The ADRC code generation part 82 processes the information on the class tap inputted from the class tap extraction part 72 with the used bit length inputted from the used bit length determination part 81 and generates an ADRC code with the DR inputted from the DR arithmetic part 52 and a minimum value.例文帳に追加

ＡＤＲＣコード生成部８２は、クラスタップ抽出部７２より入力されるクラスタップの情報を使用ビット長決定部８１より入力された使用ビット長で処理し、ＤＲ演算部５２より入力されたＤＲ、および、最小値でＡＤＲＣコードを生成する。 - 特許庁

A double density mode pixel pattern generating section 422 of a hard circuit configuration adds a binary image subjected to bit map expansion to the code information obtained by the pattern recognition as to the image attended with resolution change and double density processing and receives a main scanning/subscanning double density code to generate correction data through logical arithmetic operations.例文帳に追加

解像度変更：倍密を伴う画像はハード回路構成の倍密モード用画素パターン生成部４２２により、ビットマップ展開された２値画像をパターン認識し得たコード情報に加え、主走査・副走査倍密コードを入力として論理演算で補正データを生成する。 - 特許庁

An arithmetic unit comprises the signal line (1); a decoder (3) connected to the signal line (1); and an output device (2) connected to the signal line (1) for outputting a first instruction code and an NOP (No Operation) code to the decoder (3) via the signal line (1) in that order.例文帳に追加

演算装置は、信号線（１）と、前記信号線（１）に接続されたデコーダ（３）と、前記信号線（１）に接続され、第１命令コードとＮＯＰ（Ｎｏ Ｏｐｅｒａｔｉｏｎ）コードとをこの順に前記デコーダ（３）に前記信号線（１）を介して出力する出力器（２）とを具備している。 - 特許庁

A control logic 22 in the control part 1 sets the number of times of arithmetic processing loop of a division instruction and a remainder instruction based on dividend data size information stored in the size field S of the instruction code.例文帳に追加

（３）制御部１内の制御ロジック２２は、命令コードのサイズフィールドＳに格納されている被除数データサイズ情報を基に、除算命令および剰余命令の演算処理ループ回数を設定する。 - 特許庁

To provide a frequency analyzing method and an encoding method for a sound signal which can reflect abrupt changes of a signal on code data and lighten the load on arithmetic processing.例文帳に追加

急激な信号の変化を符号データに反映させることが可能であると共に、演算処理の負荷を軽減することが可能な周波数解析方法および音響信号の符号化方法を提供する。 - 特許庁

The encoding amount adding portion 18 supplies an arithmetic code D20 after completing an encoding amount control to a header generating portion 20 and a packet generating portion 21 when the accumulated value reaches the target encoding amount.例文帳に追加

そして、符号量加算部１８は、累積値が目標符号量に達した場合には、符号量制御完了後の算術符号Ｄ２０をヘッダ生成部２０及びパケット生成部２１に供給する。 - 特許庁