「arithmetic- operation」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

Then, 7 bits of bits c_6 through c_0 are generated from an arithmetic operation of the unsigned part, and logic judgement of the signed part is performed by considering a carry from the digit of the bit c_6 of the arithmetic operation of the unsigned part to generate a bit c_7.例文帳に追加

非符号部の算術演算によりビットｃ_６〜ｃ_０の７ビットを生成させ、この非符号部の算術演算によるビットｃ_６の桁からの繰り上がりを考慮して符号部の論理判定を行い、ビットｃ_７を生成させる。 - 特許庁

A task chain generation part 103 executes an arithmetic operation by selecting the node group, in which a plurality of threads are configured by subtree units, and executes an arithmetic operation by successively selecting the node, where the subtrees are not configured, from a leaf side, to generate an execution task chain.例文帳に追加

タスクチェイン生成部１０３は、複数のスレッドがサブツリー単位で構成するノード群を選択して演算処理を実行し、サブツリーを構成しないノードをリーフ側から順次選択して演算処理を実行タスクチェインを生成する。 - 特許庁

A timing control circuit 202 and an aperture driver 306 respectively receive an exposure time and an aperture value obtained by the photometry arithmetic operation and a WB circuit 207 receives a gain setting value obtained by the colorimetry arithmetic operation.例文帳に追加

測光演算により求められた露光時間および絞り値はそれぞれタイミング制御回路２０２および絞りドライバ３０６に入力され、測色演算により求められたゲイン設定はＷＢ回路２０７に入力される。 - 特許庁

When j>0, arithmetic processing results obtained up to operation (j-1) are transmitted/ received between the APUs of the ID numbers N, N' in addition to the arithmetic processing results obtained by respective APUs at the time of operation (i).例文帳に追加

この際，ｊ＞０なるｊに対しては，操作ｉの際に，識別番号Ｎ，Ｎ’の演算処理装置間で各演算処理装置による演算処理結果に加えて操作（ｊ−１）までで得られた演算処理結果を送受信する。 - 特許庁

A physical parameter calculation part 36 calculates various kinds of parameters in the diagnostic region of a subject on the basis of a tracking arithmetic operation result supplied from the tracking arithmetic operation part 35 and supplies the calculation result to the data storage part 25.例文帳に追加

物理パラメータ算出部３６は、追跡演算部３５から供給された追跡演算結果に基づいて被検体の診断部位における各種パラメータを算出し、その算出結果をデータ記憶部２５に供給する。 - 特許庁

The authentication unit 400 transmits the authentication result in terms of the DTMF signal to the PHS terminal 100 on the basis of the comparison between the authentication arithmetic operation result from the PHS terminal 100 and the authentication arithmetic operation result obtained by the authentication unit 400.例文帳に追加

認証装置４００はＰＨＳ端末１００からの認証演算結果と認証装置４００が得た認証演算結果との比較からの認証結果をＤＴＭＦ信号でＰＨＳ端末１００に送る。 - 特許庁

In this case, the arithmetic result of division, when not an integer is rounded into an adjacent integer through the operation and thus the division of an arithmetic expression is all approximated with shift operation instead to simplify and speed up the process.例文帳に追加

その場合、演算において、除算による演算結果が整数でないときは近隣の整数に丸め込み、演算式の除算をすべてシフト演算によって近似代用するようにして、処理の簡素化と高速化を図る。 - 特許庁

The XOR code of this invention is obtained by combining received information bits in the combination sequence decided by a user, applying modulo 2 arithmetic operation to the combined result and coding the result of the arithmetic operation at a bit rate of r (0<r≤1).例文帳に追加

本発明によるＸＯＲコードは、入力される情報ビットを使用者により決定される組み合わせ順序によって組み合わせ、組み合わせられた結果をモジューロ−２演算してｒ（０<ｒ≦１）のビット率で変換する。 - 特許庁

A data selection part 11 in an image processing section 4 reads the DCT data stored in the image memory section 3, DCT data larger than a threshold value are selected and sent to a data arithmetic operation section 12, and the data arithmetic operation section 12 performs a given processing.例文帳に追加

画像処理部４のデータ選択部１１では、画像記憶部３に格納されたＤＣＴデータを読み込み、閾値以上のＤＣＴデータを選択してデータ演算部１２に送り、データ演算部１２で所定の処理を行なう。 - 特許庁

To reduce the load on a CPU when supplying operation data from a memory to a register file implementing input/output to/from arithmetic logic units of the CPU or storing operation results in the arithmetic logic units of the CPU from the register file to the memory.例文帳に追加

ＣＰＵの演算器の入出力であるレジスタファイルへのメモリからの演算データの供給、もしくはＣＰＵの演算器の演算結果をレジスタファイルからのメモリに格納するに際して、ＣＰＵの負荷を軽減すること。 - 特許庁

To provide a data processing method for performing correction processing of a result of arithmetic operation so as to fall into a prescribed range of numeral values at high speed when the results of arithmetic operations are deviated from the range of numeral values.例文帳に追加

演算結果が所定の数値範囲から外れた場合に、値をこの数値範囲内に収める補正処理を高速に行うことの出来るデータ処理方法を提供する。 - 特許庁

The product-sum arithmetic circuit 45 uses the tap coefficient and the prediction tap to conduct a linear prediction arithmetic operation and to obtain image data where number of lateral and longitudinal pixels is twice that of an original image.例文帳に追加

積和演算回路４５は、タップ係数と予測タップとを用いて、線形予測演算を行い、横および縦の画素数がいずれも元の画像の２倍になった画像データを得る。 - 特許庁

The arithmetic part executes arithmetic operation while considering that the data written in the input buffer are the input data, regardless of the state given by the input state switching means.例文帳に追加

前記入力状態切替手段で与えられる状態に依らず、前記演算部は、前記入力バッファに書き込まれた前記データを前記入力データとみなして前記演算を実行する。 - 特許庁

To provide a decoding apparatus and method and an information processing apparatus and method for using a circuit or a computer to easily obtain an arithmetic result of a message from a check node to a variable node in the case of realizing the arithmetic operation in a logarithmic region of a message passing algorithm.例文帳に追加

メッセージパッシングアルゴリズムの対数領域での演算の実現に際し、チェックノードから変数ノードへのメッセージの演算結果を、回路又は計算機により容易に求める。 - 特許庁

A kernel discrimination analysis arithmetic part 23c performs an arithmetic operation for kernel discrimination analysis based on the input characteristic vector, and generates a vector y mapped on a discrimination space.例文帳に追加

カーネル判別分析演算部２３ｃは、入力特徴ベクトルに基づいてカーネル判別分析のための演算を行うことにより、判別空間へ写像されたベクトルyを生成する。 - 特許庁

A correlation arithmetic processing section 20 executes a correlation arithmetic operation between data of the reference phase signal acquired from an FFT circuit 13 and data stored in the reference phase signal data storage section 21.例文帳に追加

相関演算処理部２０は、ＦＦＴ回路１３から取得した基準位相信号のデータと基準位相信号データ記憶部２１に記憶されているデータとの相関演算を実行する。 - 特許庁

The display means 13 performs drawing arithmetic operation of a prediction trend based on the time series data stored in the simulation data server 12, and displays the arithmetic result on a monitor screen 14.例文帳に追加

表示手段１３は、シミュレーションデータサーバ１２に保存された上記時系列データに基づいて予測トレンドの描画演算を行い、演算結果をモニタ画面１４に表示する。 - 特許庁

In a repeated control arithmetic part 12, by inputting tracked thickness deviation and using the control output before the n revolutions (or before one revolution) of the back-up roll 2, the repeated control arithmetic operation is executed.例文帳に追加

繰返し制御演算部１２は、トラッキング板厚偏差を入力し、バックアップロール２のｎ回転前（または１回転前）の制御出力を用いて、繰返し制御演算する。 - 特許庁

A matching arithmetic operation is made on the basis of the code value relating to the pixel value in the reference block and a candidate block and a 1st motion vector is calculated on the basis of the arithmetic result (steps S4-S7).例文帳に追加

参照ブロックおよび候補ブロック内の画素値に係るコード値に基づいてマッチング演算を行い、演算結果に基づいて第１の動きベクトルを算出する（ステップＳ４〜Ｓ７）。 - 特許庁

A changing part 106 changes the filter coefficient of the filter part 103, and makes the filter part 103 function as a filter which attenuates a vibration frequency f calculated by the arithmetic operation by the arithmetic device 104.例文帳に追加

変更部１０６は、フィルタ部１０３のフィルタ係数を変更して、フィルタ部１０３を、演算装置１０４により演算された振動数ｆを減衰させるフィルタとして機能させる。 - 特許庁

Then, an average compensation value arithmetic circuit 22 applies arithmetic operation to the first and second compensation values to calculate an average compensation value, which is used to compensate input data.例文帳に追加

そして、平均補償値演算回路２２により第１および第２の補償値の相加平均をとって、平均補償値を算出し、この平均補償値で入力データを補償する。 - 特許庁

An arithmetic process part 601 reads the images from the storing parts 602 and 603 from one that is finished with the writing operation, and it executes an arithmetic process for applying predetermined image processing.例文帳に追加

演算処理部６０１は、記憶部６０２，６０３のうち、書き込み動作が終了したものから画像を読み出し、所定の画像処理を施すための演算処理を実行する。 - 特許庁

An LPDC decoding section 241 uses the likelihood obtained by the detection section 220 to carry out the LDPC arithmetic operation according to the arithmetic schedule thereby executing the decoding.例文帳に追加

ＬＤＰＣ復号部２４１は、上記演算スケジュールにしたがい、検波部２２０が求めた尤度値を用いてＬＤＰＣ演算を行うことで復号を行うようにしたものである。 - 特許庁

To provide a multiple arithmetic circuit capable of performing the miniaturization and simplification of a circuit scale, and the reduction of manufacturing costs and operation costs, and the sufficient quickening of an arithmetic processing speed.例文帳に追加

回路規模の小型化・簡略化、製造コストおよび運転コストの低廉化、並びに演算処理速度の十分な高速化を全て図ることができる倍数演算回路を提供する。 - 特許庁

A modulated wave 104 is converted into a digital signal 108 by an analog/digital converter 17, and received data 105 are calculated by digital demodulation arithmetic operation by a demodulation arithmetic circuit 18.例文帳に追加

変調波１０４をアナログ／ディジタル変換器１７でディジタル信号１０８に変換し、復調演算回路１８において、ディジタルな復調演算により受信データ１０５を求める。 - 特許庁

An arithmetic element 701 applies an arithmetic operation to the output of the MIC 0 and a sum element 702 sums the output of the element 701 and the output of the 1st integral element 704 to obtain a 2nd 8 shaped directivity characteristic.例文帳に追加

ＭＩＣ０の出力に対し演算要素７０１で演算を施し第１の積分要素７０４と加算することにより第２の８字型の指向性特性を得る。 - 特許庁

In an image forming apparatus 2C, when the variation coefficient K or the like is received (S109), arithmetic operation is performed (S110), an arithmetic result is stored (S111) and displayed on the UI section (S112), and processing is finished.例文帳に追加

画像形成装置２Ｃでは、変動係数Ｋ等を受信すると（Ｓ１０９）、演算し（Ｓ１１０）、演算結果を記憶し（Ｓ１１１）、ＵＩ部に表示し（Ｓ１１２）、処理を終了する。 - 特許庁

When the leading address is found, the operation of the arithmetic unit performed in parallel to storing into a cache memory provided for the arithmetic unit from the memory is switched to a second low power mode.例文帳に追加

また、先頭アドレスが見つかった後、メモリより演算器が備えるキャッシュメモリへの格納と平行して行われる演算器の動作を第２の低電力モードに切り替えて行うものである。 - 特許庁

Succeedingly a chain search arithmetic circuit 3 receives the calculation results successively output from the error position polynomial-numerical polynomial arithmetic circuits 2a, 2b, 2c without interruption, and carries out the arithmetic operation by n/P clock, and obtains an error position and an error numerical value.例文帳に追加

続くチェンサーチ演算回路３は誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃが次々に出力する演算結果を途切れることなく受け取ってｎ／Ｐクロックで演算を行なって、誤り位置および誤り数値を求める。 - 特許庁

Even when an arithmetic operation based on the same arithmetic formula is performed by using the same numerical value D to the same numerical value M by the arithmetic execution part 130, a power consumption pattern is made different each time, and analysis based on power consumption is invalidated.例文帳に追加

このため、演算実行部１３０が、同一の数値Ｍに対して、同一の数値Ｄを用い、同一の演算式に基づく演算を行ったとしても、消費電力パターンは毎回異なり、消費電力に基づく解析を無効化する。 - 特許庁

To provide a basic arithmetic unit which can be used for a plurality of operations in common and an arithmetic operation circuit composed of the basic arithmetic unit.例文帳に追加

乗算、除算、及び、平方根算出は個別に設けられた演算回路を用いて、実行されるため、乗算、除算、及び、平方根算出に必要な全加算器（ＦＡ）アレイは個別に設けられるのが普通であり、このため、回路構成が複雑化してしまう。 - 特許庁

A memory cell mat (30) is divided into a plurality of entries, an arithmetic logic unit (ALU) is arranged corresponding to each entry (ERY) and between the entries and the corresponding arithmetic logic units, arithmetic/logic operation is executed in bit-serial and entry-parallel mode.例文帳に追加

メモリセルマット（３０）を複数のエントリ（ＥＲＹ）に分割し、各エントリ（ＥＲＹ）に対応して、演算処理ユニット（ＡＬＵ）を配置し、これらのエントリと対応の演算処理ユニットとの間で、ビットシリアルかつエントリパラレル態様で演算処理を実行する。 - 特許庁

Also, the authentication device 6 performs an arithmetic operation for authentication in the same way, and compares an arithmetic result received from the IC card 3 with the arithmetic result obtained by itself, and when they are made coincident, the authentication device authenticates that the user of the IC card 3 is a legal user.例文帳に追加

また、認証装置６でも、同様に、認証用演算を行い、ＩＣカード３から受信した演算結果と、自らが得た演算結果とを比較し、一致していれば、ＩＣカード３のユーザを正当なユーザであると認証する。 - 特許庁

BIP-N operation by another BIP-N arithmetic circuit, which is required in a conventional manner, is dispensed with by providing a differential insertion circuit 4 to input a BIP-N arithmetic value 11 of the BIP-N arithmetic circuit 1 and insertion data 14.例文帳に追加

ＢＩＰ—Ｎ演算回路１のＢＩＰ−Ｎ演算値１１と挿入データ１４とを入力する差分挿入回路４を設けることにより、従来必要であった別のＢＩＰ−Ｎ演算回路によるＢＩＰ−Ｎ演算を不要にする。 - 特許庁

A gamma arithmetic section 51-1 of a light source chromaticity transformation processing section 51 uses a γ1=γcrt with the same nonlinear characteristic as that of the CRT to apply γ correction to the signal received from the signal processing section 11, and a matrix arithmetic section 51-2 applies an arithmetic operation of a chromaticity transformation matrix (b) to the output of the gamma arithmetic section 51-1.例文帳に追加

光源色度変換処理部５１は、信号処理部１１から入力された信号を、γ演算部５１−１において、ＣＲＴと同じ非線形特性であるγ１＝γｃｒｔを用いてγ補正し、更に、マトリクス演算部５１−２において、色度変換行列（ｎ）の演算を行う。 - 特許庁

A chaining circuit 42 of a register read unit 4-1 decides whether the storage register of scalar data used by the vector arithmetic operation of an arithmetic unit 1-1 is matched with the storage register of scaler data being the arithmetic result of an arithmetic unit 1-2, and when they are matched, a chaining enable signal SRCA1-CHEN is generated.例文帳に追加

レジスタリードユニット４−１のチェイニング回路４２は、例えば、演算器１−１のベクトル演算で使用しているスカラデータと、演算器１−２の演算結果であるスカラデータと格納するレジスタが一致するか否かを判定し、一致した場合にはチェイニング・イネーブル信号ＳＲＣＡ１−ＣＨＥＮを生成する。 - 特許庁

An arithmetic unit includes: a register group 40 to be a memory where a plurality of data before subjected to arithmetic processing are stored in a plurality of prescribed areas respectively; and a control means for storing arithmetically processed data obtained by performing arithmetic operation of data before subjected to arithmetic processing read from the register group 40 in the plurality of prescribed areas of the register group 40 respectively.例文帳に追加

複数の演算前データが複数の所定の領域にそれぞれ格納されるメモリであるレジスタ群４０と、このレジスタ群４０から読み出された演算前データを演算処理した演算後データをレジスタ群４０の複数の所定の領域にそれぞれ格納する制御手段と、を備える。 - 特許庁

The encryption processing apparatus 1 uses a processor 30 performing encryption through encryption processing adopting the KPS system to perform a matrix arithmetic operation (multiplication between an execution ID and a secrecy algorithm) to calculate a common key and to omit a matrix arithmetic circuit and an input output function for the matrix arithmetic operation.例文帳に追加

暗号処理装置１は、ＫＰＳ方式による暗号処理において、暗号化を行うプロセッサ３０によって、共通鍵を算出するための行列演算（実行ＩＤと秘密アルゴリズムとの乗算）を行い、行列演算回路および行列演算のための入出力機能を省略することとしている。 - 特許庁

To solve a problem of a conventional image decoding apparatus having difficulties in improvement of an arithmetic processing speed in excess of a predetermined arithmetic operation time and reduction of the power consumption because an inverse quantization circuit and an inverse discrete cosine transform circuit of the conventional image decoding apparatus entirely compute all DCT factors to make the computing complexity per circuit constant resulting in holding the arithmetic operation time constant.例文帳に追加

従来の画像復号装置では、逆量子化回路と逆離散コサイン変換回路は全てのＤＣＴ係数を全部演算することで一回路当りの演算量を一定としているため、演算時間が一定となり、これ以上の演算速度の向上や消費電力の削減が難しい。 - 特許庁

A storage means 67 sequentially stores data obtained as a result of the arithmetic operation by the sum difference means 66 to a prescribed area.例文帳に追加

格納手段６７は、和差演算手段６６の演算の結果得られたデータを所定の領域に逐次格納する。 - 特許庁

According to a receive signal obtained by an ultrasonic probe 1, arithmetic operation for stereoscopic display is conducted by a synthetic processing part 5.例文帳に追加

超音波プローブ１にて得た受信信号に基き合成処理部５で立体表示のための演算処理をする。 - 特許庁

To provide a high speed picture processor capable of quickly processing a basic picture arithmetic operation in a simple circuit constitution.例文帳に追加

簡単な回路構成で、基本的な画像演算を高速に処理することが可能な高速画像処理装置の提供。 - 特許庁

To reduce an arithmetic operation amount and a processing time required for motion vector retrieval while maintaining the retrieval accuracy of a motion vector.例文帳に追加

動きベクトルの探索精度を維持しつつ、動きベクトル探索に必要な演算量および処理時間を軽減する。 - 特許庁

To perform speedup of absolute value arithmetic operation on floating point type data in comparison with that by a conventional method.例文帳に追加

浮動小数点型データの絶対値演算を、従来の手法に比べて高速に行うことができるようにする。 - 特許庁

A delay profile generating section 104 generates consecutive delay profiles by each user on the basis of a result of the correlation arithmetic operation.例文帳に追加

遅延プロファイル作成部１０４は、相関演算の結果に基づいてユーザ毎の連続した遅延プロファイルを作成する。 - 特許庁