「array circuit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

In a circuit of current re-circulation, a line driver 5 contains an output buffer 10 for current re-circulation, and has a first switching array 15 and a second switching array 20.例文帳に追加

ラインドライバ５は、電流再循環出力バッファ１０を含み、第１のスイッチングアレイ１５および第２のスイッチングアレイ２０を有する。 - 特許庁

The multiplication array is made up of dynamic circuits, and the first step dynamic circuit of the multiplication array has a switch which is turned on/off by the enable signal.例文帳に追加

乗算アレイはダイナミック回路で構成され、乗算アレイの初段ダイナミック回路は、イネーブル信号によりオン／オフされるスイッチを有する。 - 特許庁

A solid-state imaging device has: a sensor array having a plurality of photoelectric conversion elements arranged; and the scanning circuit for sequentially selecting the sensor array.例文帳に追加

固体撮像装置は、複数の光電変換素子が配列されたセンサアレイと、センサアレイを順に選択するための走査回路とを有する。 - 特許庁

The LED drive circuit 13 has a bypass current flow via the bypass circuit 16 to the LED array 12, immediately after the power source is supplied to the control circuit 15; and after the power source voltage of the control circuit 15 rises, the LED drive circuit 13 drives the LED array 12, by canceling the bypass current with the bypass circuit 16.例文帳に追加

制御回路１５に電源が供給された直後のＬＥＤ駆動回路１３は、バイパス回路１６でバイパスさせてＬＥＤアレー１２に電流を流し、制御回路１５の電源電圧が上昇後は、バイパス回路１６でバイパスを解除させてＬＥＤ駆動回路１３でＬＥＤアレー１２を駆動するようにした。 - 特許庁

Meanwhile, the control circuit applies a second voltage to the first wirings and the second wirings in a non-selected third memory cell array that shares the second wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the third memory cell array when viewed from the first memory cell array.例文帳に追加

一方、選択された第１のメモリセルアレイと第２配線を共有する非選択の第３のメモリセルアレイ、及び前記第１のメモリセルアレイから見て前記第３のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第２の電位を与える。 - 特許庁

A control circuit applies a first voltage to the first wirings and the second wirings in a non-selected second memory cell array that shares the first wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the second memory cell array when viewed from the first memory cell array.例文帳に追加

制御回路は、選択された第１のメモリセルアレイと第１配線を共有する非選択の第２のメモリセルアレイ、及び第１のメモリセルアレイから見て第２のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第１の電位を与える。 - 特許庁

For example, a cell array selecting signal line STO connected to each gate of cell array selection transistors 12a, 12b, and a cell array selection signal line ST1 connected to each gate of cell array selection transistors 13a, 13b are connected through OR circuits 15a, 15b to a cell array selection circuit 16.例文帳に追加

たとえば、セルアレイ選択トランジスタ１２ａ，１２ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ０、および、セルアレイ選択トランジスタ１３ａ，１３ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ１は、オア回路１５ａ，１５ｂを介して、セルアレイ選択回路１６に接続されている。 - 特許庁

A data voltage applying circuit 15 connected inside a display image forming region 11, a data-selecting circuit 16, a gate selecting circuit 17, and an anode driver are formed on the drive circuit array substrate.例文帳に追加

表示画素形成領域１１に接続されたデータ電圧印加回路１５、データ選択回路１６、ゲート選択回路１７、アノードドライバを駆動回路アレイ基板上に形成する。 - 特許庁

The impedance adjustment circuit for an NMOS array is provided with a comparison circuit that compares a division potential Vin by an external reference resistor and the NMOS array with a reference potential VREFn, and the NMOS array simulates the impedance of an output buffer circuit on the basis of a result of the comparison.例文帳に追加

ＮＭＯＳ用インピーダンス調整回路において、外部の基準抵抗及びＮＭＯＳアレイによる分圧電位Ｖｉｎと参照電位ＶＲＥＦｎとを比較する比較回路を設け、ＮＭＯＳアレイがこの比較結果に基づいて出力バッファ回路のインピーダンスをシミュレートするようにする。 - 特許庁

The display device is provided with a pixel array part 1 consisting of a plurality of memory cells, a signal line driving circuit 2, and a gate line driving circuit 3.例文帳に追加

本発明は、複数のメモリセルからなる画素アレイ部１と、信号線駆動回路２と、ゲート線駆動回路３とを備える。 - 特許庁

A light module includes a light engine having a printed circuit board and an array of light-emitting diodes (LEDs) coupled to the printed circuit board.例文帳に追加

光モジュールは、印刷回路基板と、印刷回路基板に結合されたＬＥＤのアレーとを有する光エンジンを具備する。 - 特許庁

A module part 2 is equipped with a circuit board 7 and a plurality of terminals 13 arranged in array on side edge of the circuit board 7.例文帳に追加

モジュール部品２は回路基板７と、回路基板７の端縁部に配列配置される複数の端子１３とを有する。 - 特許庁

In an imaging element circuit 2, an image imaged by image sensors 4 arranged in two-dimensional array is inputted to a filter circuit 6.例文帳に追加

撮像素子回路２において、二次元配列されたイメージセンサ４により撮像された画像は、フィルタ回路６に入力される。 - 特許庁

A data line is provided independently for each of the regular memory cell array, the row redundant circuit 70, and the column redundant circuit 80.例文帳に追加

正規メモリセルアレイ、ロウ冗長回路７０およびコラム冗長回路８０のそれぞれに対して独立にデータ線が設けられる。 - 特許庁

It comprises a circuit substrate, an array of contact pad on the circuit substrate and a set of nanowire attached on each contact pad.例文帳に追加

それは、回路基板と、回路基板上の接触パッドのアレイと、接触パッドの各々に取り付けたナノワイヤのセットとを備えている。 - 特許庁

A semiconductor chip capable of programming circuit constitution such as FPGA(field programmable gate array) constitutes a control circuit 103.例文帳に追加

回路構成をプログラム可能な半導体チップ、例えば、ＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）により制御回路１０３を構成する。 - 特許庁

The circuit element in each set includes at least two circuit elements (310), located adjacent to each other on a diagonal in the array.例文帳に追加

各組の回路素子は、アレイ内で互いに対角線上に隣接した位置した少なくとも２つの回路素子(310)を含んでいる。 - 特許庁

The erasure inhibit circuit inhibits erasure operation of the memory cell array when the flag circuit is reset irrespective of the external instruction.例文帳に追加

消去禁止回路は、フラグ回路がリセットされている場合に外部命令に拘わらずメモリセルアレイの消去動作を禁止する。 - 特許庁

Further, the phased array antenna has such a matrix circuit and constituted so that the output side of this matrix circuit can become an antenna element.例文帳に追加

更に、フェーズドアレイアンテナは、このマトリクス回路を有し、該マトリクス回路の出力側がアンテナ素子となるように構成される。 - 特許庁

The pixel circuit (P) in the pixel circuit array (PRO) is connected to any of the plurality of data signal lines (DTLo, DTLe).例文帳に追加

画素回路列（ＰＲＯ）の画素回路（Ｐ）は、複数のデータ信号線（ＤＴＬｏ，ＤＴＬｅ）のうちのいずれかに接続される。 - 特許庁

The electronics array (14) comprises a plurality of integrated circuit modules (24), each comprising a plurality of integrated circuit chips (20).例文帳に追加

電子素子アレイ（１４）は、その各々が複数の集積回路チップ（２０）を備えた複数の集積回路モジュール（２４）を備える。 - 特許庁

A block BL1 is provided with a photodetector array 10 and a vertical scanning circuit 11 and the block BL2 is provided with a sample-and- hold circuit 14, a horizontal scanning circuit 15, an amplifier circuit 17 and an A/D conversion circuit 18.例文帳に追加

ブロックＢＬ１は、受光素子アレイ１０と、垂直走査回路１１とを含み、ブロックＢＬ２は、サンプルホールド回路１４と、水平走査回路１５と、増幅回路１７と、Ａ／Ｄ変換回路１８とを含む。 - 特許庁

MANUFACTURING METHOD OF INTEGRATED CIRCUIT FOR SPECIFIC USE FOR STRUCTURING EQUIVALENT TO FIELD PROGRAMMABLE GATE ARRAY例文帳に追加

フィールドプログラマブルゲートアレイと等価な構造化特定用途向け集積回路を製造する方法 - 特許庁

To provide an AM-EWOD device including an array element circuit with an integrated impedance sensor.例文帳に追加

集積インピーダンスセンサを有するアレイ素子回路を備えるＡＭ−ＥＷＯＤデバイスを提供する。 - 特許庁

To provide a capacitor array circuit wherein a dispersion in the respective capacity values of a plurality of capacitors is small.例文帳に追加

複数のキャパシタの各々の容量値のばらつきが小さなキャパシタアレイ回路を提供する。 - 特許庁

To provide a planar antenna array that compensates unbalanced amplitudes and phases in a supply circuit network.例文帳に追加

供給回路網内の振幅および均衡を補償する平面列状アンテナを提供する。 - 特許庁

The inspection jig is provided for inspecting a integrated circuit chip, in particular a ball grid array(BGA) chip.例文帳に追加

集積回路チップ、特にボール・グリッド・アレイ（ＢＧＡ)チップを検査するための検査治具を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device which optimizes a depth of a wiring trench between a memory cell array region and a peripheral circuit region.例文帳に追加

メモリセルアレイ領域と周辺回路領域との配線溝の深さを最適化する。 - 特許庁

To reduce a circuit scale of a semiconductor device having a memory cell array divided into a plurality of memory mats.例文帳に追加

メモリアルアレイが複数のメモリマットに分割された半導体装置の回路規模を縮小する。 - 特許庁

The integrated circuit apparatus has a memory cell array block 200 in which a plurality of memory cells MC are arranged.例文帳に追加

集積回路装置は、複数のメモリセルＭＣが配列されたメモリセルアレイブロック２００を有する。 - 特許庁

INTEGRATED CIRCUIT DEVICE, METHOD FOR SUPPLYING DATA, AND METHOD FOR WRITING DATA IN MEMORY ARRAY例文帳に追加

集積回路装置、データを供給するための方法およびメモリアレイにデータを書込むための方法 - 特許庁

To accurately measure the connection strength in the connection of area array package to a printed circuit board.例文帳に追加

プリント配線板へのエリアアレイパッケージの接続において、その接続強度を正確に測定する。 - 特許庁

To manufacture a thin film transistor array and its driving circuit in six steps.例文帳に追加

本発明は六つのステップで薄膜トランジスタ配列及びその駆動回路の製作が達成できる。 - 特許庁

HEAT-RESISTANT ADHESIVE SHEET, METAL FOIL-CLAD LAMINATE AND CIRCUIT BOARD FOR AREA ARRAY SEMICONDUCTOR PACKAGE例文帳に追加

耐熱性接着シート、金属箔張り積層板及びエリアアレイ半導体パッケージ用配線基板 - 特許庁

The nonvolatile semiconductor memory device is equipped with the nonvolatile memory array 121 and a control circuit 120.例文帳に追加

不揮発性半導体記憶装置は、不揮発性メモリアレイ１２１と、制御回路１２０とを具備する。 - 特許庁

In this case, the planarizing film may be set different in thickness between the pixel array and drive circuit part.例文帳に追加

この場合、平坦化膜は、画素アレイ部と駆動回路部とで厚みが異なっていても良い。 - 特許庁

An array connector is mounted on the circuit board 12 in a center region of the cage 10.例文帳に追加

アレイ・コネクタが、ケージ１０の中央領域内の回路基板１２上に装着されている。 - 特許庁

LINE SWITCHING PHASE SHIFTER, MULTI-BIT PHASE SHIFT CIRCUIT INCLUDING IT AND PHASED ARRAY ANTENNA例文帳に追加

線路切換型移相器、それを含む多ビット移相回路およびそれを用いたフェーズドアレイアンテナ - 特許庁

The light reader circuit retrieves a first image and a second image generated by the pixel array.例文帳に追加

光リーダ回路は、ピクセル配列によって生成された、第１のイメージと第２のイメージを取り出す。 - 特許庁

A connection terminal section 11 is arranged in an array at the circuit board 1 for camera.例文帳に追加

カメラ用回路基板１には、その端面に接続端子部１１が整列して配置されている。 - 特許庁

A control circuit 12, a row/column decoder 13 and a sense amplifier 15 are driven by an array voltage VddT.例文帳に追加

制御回路１２、ロウカラムデコーダ１３およびセンスアンプ１５は、アレイ電圧ＶｄｄＴで駆動する。 - 特許庁

The shared redundancy circuit is used for substituting defective rows within a corresponding main memory array.例文帳に追加

共有冗長回路は、対応する主メモリアレイ内の欠陥ロウの代用をするために使用される。 - 特許庁

By the refresh control circuit 40, the refresh operation of the cell array core 3 is carried out when a second power source is stopped.例文帳に追加

リフレッシュ制御回路４０は第２電源停止時にセルアレイコア３のリフレッシュ動作を行う。 - 特許庁

A test pattern generated by a pattern generating circuit is written in a real cell array at the time of a test mode.例文帳に追加

試験モード時に、パターン生成回路が生成する試験パターンが、リアルセルアレイに書き込まれる。 - 特許庁

The branch target buffer includes a memory cell array, a decoder, a sense amplifier, and a sense amplifier enable circuit.例文帳に追加

本発明による分岐ターゲットバッファはメモリセルアレイ、デコーダ、センスアンプ、及びセンスアンプイネーブル回路を含む。 - 特許庁