「array circuit」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

The nonvolatile semiconductor memory device includes: a plurality of first wiring and second wiring intersecting each other; a memory cell array including the plurality of memory cells connected to each intersection part of the plurality of first wiring and second wiring; and a first wiring control circuit and second wiring control circuit for respectively selecting the first wiring and second wiring to supply voltage and current required for a reset operation or set operation of the memory cells.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１配線及び第２配線、これら複数の第１配線及び第２配線の各交差部に接続された複数のメモリセルからなるメモリセルアレイと、前記第１配線及び第２配線をそれぞれ選択し、前記メモリセルのリセット動作又はセット動作に必要な電圧又は電流を供給する第１配線制御回路及び第２配線制御回路とを備える。 - 特許庁

The array antenna system comprises: N antenna elements; N high frequency circuit sections; and an adaptive signal processing section connected to the N high frequency circuit sections by an optical fiber, wherein individual channel signals in a downlink are transmitted to each mobile station by being subjected to adaptive signal processing at the adaptive signal processing section, and any of the N antenna elements is used to transmit a shared channel signal in the downlink.例文帳に追加

Ｎ本のアンテナ素子と、Ｎ個の高周波回路部と、このＮ個の高周波回路部に対して光ファイバーによって接続される適応信号処理部とによって構成されるアレーアンテナ装置において、ダウンリンクにおける個別チャネル信号に関しては適応信号処理部で適応信号処理することで各移動局に対して送信し、ダウンリンクにおける共通チャネル信号に関してはＮ本のアンテナ素子の中の何れかのアンテナ素子を用いて送信する。 - 特許庁

Therefore, UV rays irradiating semiconductor elements such as TFTs possessed by the data line driving circuit 101 and the scanning line driving circuit 104 can be blocked by the light shielding films 201a, 201b when a sealing material 52 or a sealing portion 156 is irradiated with UV rays through the TFT array substrate 10 during manufacturing the liquid crystal device 1, and damages on the semiconductor elements by UV rays can be decreased.例文帳に追加

したがって、遮光膜２０１ａ及び２０１ｂによれば、液晶装置１の製造時に、ＴＦＴアレイ基板１０側からシール材５２或いは封止部１５６にＵＶ光を照射する際に、データ線駆動回路１０１及び走査線駆動回路１０４の夫々が有するＴＦＴ等の半導体素子に照射されるＵＶ光を遮ることができ、これら半導体素子がＵＶ光によって受けるダメージを低減できる。 - 特許庁

A solid identification code output circuit 5 having an unrewritable code pattern for identifying a display device 1 is formed on an array substrate 2, so that the solid identification code can be outputted without using an IC tag or a memory can be prevented from being separated from the main body of the display device 1 and being altered.例文帳に追加

表示装置１を識別するための書き換え不可能なコードパターンを有する固体識別コード出力回路５をアレイ基板２上に形成するようにしたことで、ＩＣタグやメモリを用いることなく、固体識別コードを出力することができ、固体識別コードの表示装置１本体からの分離および改ざんを防止することが可能となる。 - 特許庁

An input terminal of output limiting voltage VMAX is disposed in the differential amplification circuit 103 for amplifying the output Va_out from a photoelectric conversion element array 101 with reference to a predetermined voltage from a reference voltage output section 102, and the output limiting voltage VMAX is supplied from an output limiting voltage source 104 to the input terminal.例文帳に追加

光電変換素子アレイ１０１からの出力Ｖａ＿ｏｕｔを、基準電圧出力部１０２からの所定電圧を基準として増幅する差動増幅回路１０３に出力制限電圧ＶＭＡＸの入力端子を設けておき、この入力端子に出力制限電圧源１０４から出力制限電圧ＶＭＡＸを供給する。 - 特許庁

A driving waveform control part 26 corrects the timing time of the driving waveform voltage applied to actuators 10Y1-10YN referring to a timing correction table 26d according to the number of nozzle holes (the actuators 10Y1-10YN) ejecting ink drops simultaneously out of one nozzle hole array 10Y counted by the image data counting circuit 26b.例文帳に追加

駆動波形制御部２６では、画像データカウント回路２６ｂでカウントされる１ノズル孔列１０Ｙ中の同時にインク滴を吐出するノズル孔（アクチュエータ１０Ｙ１〜１０ＹＮ）数に応じて、タイミング補正テーブル２６ｄを参照して該当アクチュエータ１０Ｙ１〜１０ＹＮに印加する駆動波形電圧のタイミング時間を補正するようにしている。 - 特許庁

To provide a thermal infrared solid-state imaging device simultaneously solving a problems of offset distribution by operation speed reduction of a horizontal scanning circuit and voltage drop on a drive line, occurring when the number of pixels of a two-dimensional pixel array is increased in the thermal infrared solid-state imaging device, and suppressing temperature drift by variation in element temperature.例文帳に追加

熱型赤外線固体撮像素子において２次元画素アレイの画素数を多画素化にともない発生する、水平走査回路の動作速度低減、駆動線での電圧降下によるオフセット分布の問題の解決、及び素子温度変動による温度ドリフト抑制を同時に実現可能な熱型赤外線固体撮像素子を提供する。 - 特許庁

The nonvolatile semiconductor memory includes a memory cell array of a number of nonvolatile memory cells, a program voltage generator switching a current supply amount based on the number of memory cells to be programmed simultaneously out of those memory cells, and a selector circuit to pick up the memory cell to be programmed out of a number of memory cells and to supply the current of the program voltage generator outputs.例文帳に追加

複数の不揮発性メモリセルが配列されたメモリセルアレイと、複数のメモリセルのうち、同時にプログラムするメモリセルの数に基づいて電流供給量を切り換えるプログラム電圧発生部と、プログラム電圧発生部が出力する電流を複数のメモリセルのうち、プログラムするメモリセルを選択して電流を流す選択回路と、を備える。 - 特許庁

The semiconductor memory chip constituting the multi-chip package comprises a cell array, a register having sector information to be erased, an address clock driver generating simultaneously an address clock signal in multi-chip respectively, a counter generating successively addresses, a core driver performing erasing operation for the sector, and a control circuit controlling these components.例文帳に追加

マルチチップパッケージを構成する半導体メモリチップは、セルアレイと、消去するセクタ情報を有するレジスタと、マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、アドレスを順次に発生するカウンタと、該当セクタに対する消去動作を実行するコアドライバと、これら構成要素を制御する制御回路とを含む。 - 特許庁

The liquid crystal device includes a first substrate including an array element and a color filter formed in the active region, an electrostatic discharge (ESD) circuit formed in the outer region, a pattern spacer formed on the ESD, a second substrate facing the first substrate, and a sealant for attaching the first and the second substrates together.例文帳に追加

液晶表示装置は、前記アクティブ領域にアレイ素子とカラーフィルタが形成された第１基板と、前記外郭部に形成された静電気放電(ＥＳＤ)回路及び前記静電気放電回路上に形成されたパターンスペーサと、前記第１基板と対向する第２基板と、前記第１基板と第２基板を合着するシーラントとを含む。 - 特許庁

To resolve the problem that it is very difficult to lead out all electrode lines to a narrow peripheral area other than a display area of an array substrate in a lighting test because of the disposition of lead lines and many components in this peripheral area and forced leading-out of the electrode lines may easily induce disconnections caused by corrosion of electrode lines or short-circuit accidents between electrode lines in a product.例文帳に追加

アレイ基板の表示領域外の狭い周辺領域にはリード線や多くの部品が配置されており、点灯検査において、その周辺領域に全ての電極線を導出するのは非常に困難であり、無理に導出すると、製品化されたときに、電極線の腐蝕による断線や電極線間での短絡事故が生じ易い。 - 特許庁

The electro-optical device includes a display electrode (9a) disposed in an image display region (10a) on a TFT array substrate (10), and the pattern portion including at least one of the wiring and circuit element connected to the display electrode directly or through a pixel switching element (30) and provided in the frame region, which defines the periphery of the image display region.例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上に、画像表示領域（１０ａ）に配置された表示用電極（９ａ）と、これに画素スイッチング用素子（３０）を介して又は直接接続されると共に画像表示領域の周囲を規定する額縁領域内に設けられた配線及び回路素子の少なくとも一方からなるパターン部とを備える。 - 特許庁

The disk array has a disk power source control instruction reception program for receiving an instruction for turning on/off the power source to the disk device from a host, and a disk power source control circuit for turning on/off the power source of the disk device corresponding to a logical unit designated by the computer.例文帳に追加

コンピュータは、特定のディスク装置の電源をON／OFFするようディスクアレイに指示するディスク制御指示プログラムを備え、ディスクアレイは、ホストからディスク装置への電源のON／OFF指示を受信するディスク電源制御指示受信プログラムと、コンピュータから指定された論理ユニットに対応するディスク装置の電源をON／OFFするディスク電源制御回路とを備える。 - 特許庁

This lamp failure detector includes: a data acquisition (DAQ) module 108 sampling voltage signals at different sampling locations along a circuit path formed by serially-connected lamps in one group in the lamp array; and a controller 110 detecting one or more failures in the lamps based on voltage drops of two or more of the lamps.例文帳に追加

ランプ欠陥検出装置は、ランプアレイにおける１グループの直列接続ランプによって形成された回路経路に沿った異なるサンプリング場所で電圧信号をサンプリングするデータ取得（ＤＡＱ）モジュール１０８と、該ランプのうちの少なくとも２つの電圧低下に基いて該ランプのうちの１つ以上の欠陥を検出するコントローラ１１０を有する。 - 特許庁

The method includes the step of setting the first input of each full adder circuit to the same fixed value, the step of connecting each respective input bit of the set number of input bits to the second input of a respective one of the full adder circuits, and the step of using the output of the carry chain of the array of the full adder circuits as the result of the logic function.例文帳に追加

前記方法は、前記全加算回路のそれぞれの第１の入力を同じ固定値に設定する工程と、前記所定の数の入力ビットをそれぞれ前記全加算回路の第２の入力に接続する工程と、前記全加算回路のアレイからなる桁上げチェーンの出力を前記論理関数の結果として用いる工程とを備える。 - 特許庁

The electrooptic device has on a TFT array substrate (10), a pixel electrode (9a) which is arranged in an image display area (10a), a TFT (202) which is arranged in a peripheral area at the periphery of the image display area to constitute a peripheral circuit, and the protection film (501) which is formed by covering at least part of the peripheral area.例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上に、画像表示領域（１０ａ）に配置された画素電極（９ａ）と、画像表示領域の周辺に位置する周辺領域に配置されており周辺回路を構成するＴＦＴ（２０２）と、周辺領域を少なくとも部分的に覆うように形成された保護膜（５０１）とを備える。 - 特許庁

In the method of manufacturing a TFT array substrate of a liquid crystal device, a single crystal silicon film 210 is formed on a substrate 110, and while a mask 211 is formed on the single crystal silicon film corresponding to the driving circuit region, silicon ions are injected into the single crystal silicon film corresponding to the display pixel region and heat treated.例文帳に追加

液晶装置のＴＦＴアレイ基板の製造方法において、基板上１１０に単結晶シリコン膜２１０を形成し、駆動回路領域に対応する単結晶シリコン膜上にマスク２１１を形成した状態で、表示画素領域に対応する単結晶シリコン膜に珪素イオンを注入した後、加熱処理をする。 - 特許庁

The information processing apparatus includes an action array 10 including action circuits 101 to 105 each of which executes state transition by a prescribed transition method, a determination circuit 11 starts any one of the action circuits 101 to 105 on the basis of a To-Do list 12, and a state transition combined on the basis of respective state transitions is executed.例文帳に追加

夫々所定の遷移方法にて状態遷移するＡｃｔｉｏｎ回路１０１，１０２，１０３，１０４，１０５を含むＡｃｔｉｏｎＡｒｒａｙ１０が備えられ、決定回路１１がＴｏＤｏリスト１２に基づきいずれかのＡｃｔｉｏｎ回路１０１，１０２，１０３，１０４，１０５を起動し、夫々での状態遷移を基本として組み合わせられる状態遷移が実行される。 - 特許庁

A delay control part 210 and a delay control part 220 which transmit control signals ZRDHO, ZRDLO for making data output from a data output circuit 240 at different time in response to the order of data to be outputted when performing the burst readout of the data of a memory array 100, are provided in an IO buffer 150.例文帳に追加

メモリセルアレイ１００のデータをバースト読出しする際、データ出力回路２４０からデータを出力させるための制御信号ＺＲＤＨ０および制御信号ＺＲＤＬ０を、出力されるデータの順番に応じて、異なる伝播時間で伝達する遅延制御部２１０と遅延制御部２２０とを入出力バッファ１５０内に設ける。 - 特許庁

To solve a problem that data coherency technology and mechanism for confirming coherency of data regarding both of a vector instruction and a scaler instruction become necessary and it is necessary for minimization of software costs and it is realized using the minimum circuit structure regarding fuzzy logic, a neutral network and other parallel array compatible application.例文帳に追加

ファジー論理，ニューラル・ネットワークやその他の並行なアレイ準拠アプリケーションに関しては、ベクタ命令およびスケーラ命令の両方に関してデータのコヒーレンシを確認するデータ・コヒーレンシ技術およびメカニズムが必要になり、それにはソフトウェア経費が最小限で済み、最小限の回路構成を用いて実現できることが必要とされる。 - 特許庁

The method includes the steps of: sensing a time constant of the circuit; outputting the sensing as the first voltage; sampling the first voltage over a fixed interval; converting the sampled first voltage to the second voltage; and selecting at least one trimming component from the array of trimming components utilizing the second voltage.例文帳に追加

この方法は、回路の時定数を感知することと、この感知を第１の電圧として出力することと、第１の電圧を、固定された間隔にわたってサンプルすることと、サンプルした第１の電圧を、第２の電圧に変換することと、第２の電圧を使ってトリミング要素アレイから、少なくとも１つのトリミング要素を選択する。 - 特許庁

To provide a color solid state imaging device of an XY address type for which color filters are Bayer-arrayed, in which G pixel signals based on the G pixel signal charges of respective rows are outputted from the same output circuit, and which is capable of easily rearranging pixel signals outputted from a multiplexer according to Bayer array at a low cost.例文帳に追加

色フィルタをベイヤー配列したＸＹアドレス型のカラー固体撮像装置にして各行のＧ画素信号電荷に基づくＧ画素信号が同じ出力回路から出力される固体撮像装置であって、マクチプレクサから出力される画素信号を、簡単安価にベイヤー配列に従って並べ変えることができるカラー固体撮像装置を提供する。 - 特許庁

To prevent the defective connection of a semiconductor device and a wiring board, and to improve reliability on connection by relaxing stress applied to the connecting section of an external electrode for the semiconductor device and a connecting electrode for the wiring board by repeated thermal stress, in an electronic circuit board in which the land grid array type semiconductor device is mounted on the wiring board.例文帳に追加

配線基板にランドグリッドアレイタイプの半導体装置を実装する電子回路基板において、繰り返し熱ストレスによる半導体装置の外部電極と配線基板の接続電極の接続部分に加わる応力を緩和することにより、半導体装置と配線基板との接続不良を防止し、接続信頼性を向上させる。 - 特許庁

By electrically connecting an n-channel type MISFETQs in the direct peripheral circuit arranged in close to a memory array and a common source line PN_1 via a pad layer 16 composed of the same conductive film as that of a storage electrode 15 of the memory cell, the aspect ratio of a contact hole 22 formed at the upper part of the pad layer 16 is reduced.例文帳に追加

メモリアレイに近接して配置した直接周辺回路のｎチャネル型ＭＩＳＦＥＴＱｓと共通ソース線ＰＮ_１との接続を、メモリセルの蓄積電極１５と同一の導電膜で構成したパッド層１６を介して電気的に接続することにより、パッド層１６の上部に形成するコンタクトホール２２のアスペクト比を小さくする。 - 特許庁

As for each defective memory cell (unit bit defect) by a so-called random defect without providing any redundant cell array, data to be stored in the defective memory cell is held by a latch circuit 22 disposed between column data 12 and an I/O buffer 21, and the held data is output in place of the data of the defective memory cell.例文帳に追加

冗長セルアレイを持たず、所謂ランダム欠陥による各個の欠陥メモリセル（単ビット欠陥）に関して、この欠陥メモリセルに格納されようとするデータを、列データ１２と入出力バッファ２１との間に設けられたラッチ回路２２によってデータを保持し、また、該保持されたデータを欠陥メモリセルのデータに替えて出力するようにした。 - 特許庁

A calibration wireless circuit 107 obtains a phase difference or an amplitude difference among input signals received by each of antenna elements 105-1 to 105-n in the case of realizing an adaptive array antenna system and executes calibration by instructing the digital signal processing section 101 to carry out amplitude and phase control of the plurality of antenna elements 105-1 to 105-n.例文帳に追加

校正用無線回路１０７は、アダプティブアレイアンテナシステムを実現するにあたり、各アンテナ素子１０５−１〜１０５−ｎに入力する入力信号間の位相差または振幅差を求めて、複数のアンテナ素子１０５−１〜１０５−ｎの振幅・位相制御を行うようにディジタル信号処理部１０１へ指示することにより校正を行う。 - 特許庁

The photodetector comprises a photosensor array, having a plurality of photosensors 1 arranged in a two-dimensional matrix form, and a detection circuit board arranged with signal detection circuits, corresponding to the photosensors in two-dimensional matrix where the dark currents of respective photosensors 1 are canceled using two constant-current source transistors 6 and 16.例文帳に追加

複数の光センサ１を二次元マトリクス状に配列した光センサアレイと、前記光センサ個々に対応して信号検出する信号検出回路を二次元マトリクス状に配列した検出回路基板とを有する光検出器において、前記光センサ１毎の暗電流を二つの定電流源トランジスタ６、１６を用いて相殺する。 - 特許庁

In the manufacturing process of the semiconductor integrated circuit using a multilayered wiring process, the wiring is formed of lower first-layer aluminum wiring 201, and upper second-layer aluminum wiring 202, and through holes 203 which electrically connect the aluminum wirings 201 and 202 to each other are disposed in an array-like (lattice-like) state.例文帳に追加

多層配線プロセスを用いた半導体集積回路の製造工程において、配線を下位層の第１層アルミ配線２０１と上位層の第２層アルミ配線により形成するとともに、この第１層アルミ配線２０１−第２層アルミ配線２０２間を電気的に接続するスルーホール２０３をアレイ状（格子状）に配置する。 - 特許庁

The optical waveguide module is provided with an optical waveguide chip 9 which has an optical waveguide circuit having the light transmission characteristic changed by at least the temperature, like an array waveguide type diffraction grating, a temperature control module 8 which has a heating function to control the temperature of the optical waveguide chip 9, and a heat spreader 12 which diffuses heat generated from the temperature control module.例文帳に追加

例えばアレイ導波路型回折格子等の、少なくとも温度によって光透過特性が変化する光導波路回路を有する光導波路チップ９と、発熱機能を有して光導波路チップ９の温度を調節する温度調節モジュール８と、温度調節モジュール８から発した熱を拡散する均熱化素子１２とを設ける。 - 特許庁

Then, a column address R is decoded to the decoded result different from the decoded result of the column address W at writing in the column decoders 103C1-103C4, the pixels stored in the memory cell array 5 are read corresponding to the decoded result and the arrangement of the read pixels is rotated in the rotation circuit 142 and outputted.例文帳に追加

そして、列デコーダ１０３Ｃ_1乃至１０３Ｃ_4において、列アドレスＲが、書き込み時における列アドレスＷのデコード結果とは異なるデコード結果にデコードされ、そのデコード結果にしたがい、メモリセルアレイ５に記憶された画素が読み出され、その読み出された画素の並びが、ローテーション回路１４２においてローテーションされて出力される。 - 特許庁

The data array circuit processes received data in order to store received video data in the memory as odd segments corresponding to even segments so that the even segments are associated with data from even field lines, the odd segments are associated with data from odd field lines and the data of one pixel are defined by a pair of an even segment and an odd segment.例文帳に追加

データ配列回路は受信したビデオデータを偶数セグメントと対応する奇数セグメントとしてメモリに格納するために受信データを処理し、偶数セグメントは偶数フィールドの線からのデータに関連付けられ、奇数セグメントは奇数フィールドの線からのデータに関連付けられ、一対の偶数セグメント及び奇数セグメントが１画素のデータを定義する。 - 特許庁

In constitution in which a plurality of stages of bare chips 1, 2, 3 for a semiconductor circuit are stacked and upper-lower external electrodes are connected mutually, chip-select pad groups 6 or the like arrayed at fixed array pitches for selecting the bare chips and signal pad groups 7a, to which signals working the bare chips are transmitted, are contained as the external electrodes for each bare chip.例文帳に追加

半導体回路のベアチップ１，２，３を複数段積み重ね、上下の外部電極同士を接続した構成で、各ベアチップの外部電極としては、ベアチップを選択するための所定の配列ピッチで配列されたチップセレクトパッド群６ａ，６ｂと、ベアチップを機能させる信号が供給される信号パッド群７ａ，７ｂとを含む。 - 特許庁

When two data of double data specification outputted from the same output terminal at the same cycle are read out from a memory cell array, by providing a delay circuit at one side of a sense amplifier enable-signal /SAE, a sense amplifier 1 and a sense amplifier 2 are activated, timing at which two data are sensed is deviated, peak current flowing in the sense amplifier 1 and the sense amplifier 2 is deviated.例文帳に追加

ダブルデータレート仕様で、同一出力端子から同一サイクルに出力する２個のデータをメモリセルアレイから読み出す際に、センスアンプイネーブル信号／ＳＡＥの一方に遅延回路を設けることにより、センスアンプ（１）、センスアンプ（２）を活性化して２個のデータをセンスするタイミングをずらし、センスアンプ（１）、センスアンプ（２）に流れるピーク電流をずらす。 - 特許庁

To provide an optical transmission module, capable of reinforcing the connection of an optical fiber array to an optical device with minimum loss of light and a method of manufacture the same in the optical transmission module, having the optical device in which an optical circuit is formed and an optical connection means of connecting the optical fiber to the optical device, and to provide a method for manufacturing the same.例文帳に追加

光回路が形成された光学素子と、光学素子に光ファイバを結合する光結合手段とを有する光伝送モジュール及びその製造方法に関し、ファイバアレイと光学素子との結合を最小限の光の損失で強化できる光伝送モジュール及びその製造方法を提供することを目的とする。 - 特許庁

An LED drive circuit includes: an LED array in which multiple LEDs and at least one resistor are serially connected; an LED unit in which the multiple LED arrays are parallely connected; an LED drive part supplying a current for driving the LED unit; and a function part setting a current flowing through the LED drive part to a predetermined current value.例文帳に追加

ＬＥＤ駆動回路であって、複数のＬＥＤと少なくとも１つの抵抗が直列接続されたＬＥＤ列と、ＬＥＤ列を複数並列接続したＬＥＤユニットと、ＬＥＤユニットを駆動するための電流を供給するＬＥＤ駆動部と、ＬＥＤ駆動部に流れる電流を所定の電流値に設定する機能部と、を備える構成とした。 - 特許庁

The memory array has nonvolatile memory cells, in which a write voltage is applied from a write selection word line according to an address signal in the write operation and also a write current is supplied from a transistor (TR6) switching controlled by a write selection bit line and the parallel write restriction circuit according to logical values of write data.例文帳に追加

メモリアレイは、書き込み動作においてアドレス信号に従って書き込み選択とされるワード線から書き込み電圧が印加され、且つ、書き込みデータの論理値に従って書き込み選択ビット線と並列書き込み制限回路によりスイッチ制御されるトランジスタ（ＴＲ６）から書き込み電流が供給される不揮発性メモリセルを有する。 - 特許庁

A data holding characteristic is improved by providing a non- volatile memory group 40 for reference of which a characteristic is inferior to a non-volatile memory in a memory cell array, and rewriting data accumulated in a non-volatile memory by a control circuit 44 based on a referred result of the non-volatile memory group 40 for reference.例文帳に追加

メモリセルアレイ内の不揮発性メモリ（７）に比して特性の劣る参照用の不揮発性メモリ群（４０）を設けて、前記参照用の不揮発性メモリ群（４０）の参照結果に基づいて、制御回路（４４）により前記不揮発性メモリ（７）に蓄積されたデータを再書き込みすることで、データ保持特性の向上を図るものである。 - 特許庁

To provide a low temperature baked ceramic multilayer substrate which adopts a ball grid array structure, does not cause the problem of occurrence of a crack by thermal stress even if the substrate is mounted on a circuit board consisting of a resin substrate whose thermal expansion coefficient largely differs, and improves reliability.例文帳に追加

低温焼成セラミックス多層基板にボールグリッドアレイ構造を採用し、熱膨張係数が大きく異なる樹脂基板からなる回路基板に実装する場合にも、熱応力により低温焼成セラミックス多層基板にクラックが発生するという問題が生ぜず、その信頼性を向上させた低温焼成セラミックス多層基板を提供する。 - 特許庁

An FB signal generation circuit comprising a differential amplifier OTA, NMOS Q3, a reference voltage Vref1, a capacitor C3 and a shunt regulator Z1 generates an FB signal corresponding to an output current ID1 passed through the LED array 2 in the ON period of the SW signal in the supplementary period except in the ON period of the SW signal.例文帳に追加

差動増幅器ＯＴＡ、ＮＭＯＳＱ３、基準電圧Ｖｒｅｆ１、コンデンサＣ３、及びシャントレギュレータＺ１からなるＦＢ信号生成回路は、ＳＷ信号のＯＮ期間以外の補充期間には、ＳＷ信号のＯＮ期間にＬＥＤアレイ２を流れた出力電流ＩＤ１に対応するＦＢ信号を生成させる。 - 特許庁

The optoelectronic device is equipped with pixel electrodes (9a) disposed on an image display region (10a), TFTs (202) disposed on a peripheral region located on the periphery of the image display region and forming a peripheral circuit, and the protective film (501) formed so as to cover at least a part of the peripheral region, on a TFT array substrate (10).例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上に、画像表示領域（１０ａ）に配置された画素電極（９ａ）と、画像表示領域の周辺に位置する周辺領域に配置されており周辺回路を構成するＴＦＴ（２０２）と、周辺領域を少なくとも部分的に覆うように形成された保護膜（５０１）とを備える。 - 特許庁

A signal producing circuit 100 for producing signals for lighting a plurality of LEDs in an order along their array makes a time interval changeable between the time of the end of the lighting time allotted for lighting one LED set by the signal and the time of the start of the adjoining LED adjoining to the one LED along the arrangement.例文帳に追加

複数のＬＥＤを配列に沿って順に点灯させる信号を生成する信号生成回路１００は、信号にて設定する１のＬＥＤを点灯するために割り当てる点灯期間の終了時からかかるＬＥＤと配列に沿って隣接する隣接ＬＥＤにおける点灯期間の開始時までの間の時間間隔を変更可能としている。 - 特許庁

In this semiconductor memory, the sense amplifier circuit amplifying a potential of bit lines BL, /BL in a memory cell array is constituted of a current mirror type amplifier(C-AMP) and a latch type amplifier(L-AMP) connected to the next stage of the sense amplifier.例文帳に追加

一方、ラッチ型センスアンプ回路は、高速で低消費電流であるという利点を有するものの、ビット線対の微小振幅をラッチ回路１段で増幅するため、プロセスばらつきによりセンスアンプ回路を構成するＭＯＳＦＥＴの特性がばらついたり内部ノードの寄生容量がアンバランスになると、安定した動作特性が得られ難いという問題点があった。 - 特許庁

To provide a heat-resistant adhesive sheet which suppresses the oozing of an adhesive from a warp-preventing surface and has excellent adhesivity between a substrate and a metal foil without deteriorating the heat resistance, moisture absorption resistance and reflow resistance of the adhesive sheet, to provide a metal foil-clad laminate using the heat-resistant adhesive sheet, and a circuit board for an area array semiconductor package.例文帳に追加

接着シートの耐熱性や吸湿リフロー性を損なうことなく、また、製造過程に支障を来すことなく、そり防止面の接着剤のしみ出しを抑制した、基材と金属箔との接着性に優れる耐熱性接着シート並びにこれを用いた金属箔張り積層板及びエリアアレイ半導体パッケージ用配線基板を提供する。 - 特許庁

The semiconductor relay device comprises an LED 1 for outputting a light signal in response to an input signal; a photodiode array 2 for generating a prescribed voltage by receiving the light signal from the LED 1; a charge/discharge control circuit 3 for controlling the charge/discharge of the prescribed voltage; and an output MOSFET 4 that is turned on/off by a control voltage from the charge/discharge control circuit 3.例文帳に追加

半導体リレー装置は、入力信号に応答して光信号を出力するＬＥＤ１と、このＬＥＤ１からの光信号を受光して所定電圧を発生するフォトダイオードアレイ２と、この所定電圧の充放電を制御する充放電制御回路３と、この充放電制御回路３からの制御電圧によりオン、オフされる出力ＭＯＳＦＥＴ４とを備え、充放電制御回路３と出力ＭＯＳＦＥＴ４のゲート間に容量Ｃ１を直列接続する。 - 特許庁

An optical waveguide chip 9 having an optical waveguide circuit such as an array waveguide grating having the transmittance characteristics variable by at least temperature, a temperature detecting element 30 to detect the temperature of the optical waveguide chip 9, and a temperature control module 8 to control the temperature of the optical waveguide chip 9 based on the detected temperature of the temperature detecting element 30 are fabricated.例文帳に追加

アレイ導波路回折格子等の、少なくとも温度によって光透過特性が変化する光導波路回路を有する光導波路チップ９と、光導波路チップ９の温度を検出する温度検出素子３０と、温度検出素子３０の検出温度に基づき光導波路チップ９の温度を調節する温度調節モジュール８とを設ける。 - 特許庁