「array circuit」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

To prevent a short circuit between adjacent electrodes by preventing the solder from sneaking to the electrode or the resin material of a piezoelectric element perimeter, by wetting widening of the solder or oozing out around the electrode when the electrode formed in the piezoelectric element contained in a piezoelectric element array and the electrode formed in a wiring board are soldered.例文帳に追加

圧電素子アレイに含まれる圧電素子に形成された電極と配線基板に形成された電極とを半田付けする際に、半田の濡れ広がりによって半田が電極や圧電素子周辺の樹脂材料に回り込んだり電極周辺に染み出すのを抑制し、隣接する電極間におけるショートを防止する。 - 特許庁

To provide a receiving array antenna which can separate signals received by respective combined antennas by a single receiving circuit since frequencies of modulated waves received or retransmitted by respective combined antenna elements are different each other, can variously control receiving signals, and is low cost and a simple composition.例文帳に追加

各複合アンテナ素子にて受信又は再放射された変調波の周波数はお互いに異なことにより、単一受信回路にて各複合アンテナ素子で受信した信号の分離が可能となり、受信信号に対して様々な制御を可能とすることができる低コストで簡易な構成の受信アレイアンテナ装置を提供する。 - 特許庁

The ultrasonic probe 3 comprises a group 27 of oscillators containing a plurality of oscillators which convert ultrasonic waves to electric reception signals, a plurality of LNAs 29 and a receiving circuit such as a sub array beam former 30 for carrying out a receiving processing of the reception signals, a sequence control part 31, and a bias control part 32.例文帳に追加

超音波プローブ３は、超音波を電気的な受信信号に変換する振動子を複数含んだ振動子群２７と、受信信号に対して受信処理を施す複数のＬＮＡ２９およびサブアレービームフォーマ３０などの受信回路と、シーケンス制御部３１およびバイアス制御部３２とを備える。 - 特許庁

The plural color light signals outputted from the color solid-state image pickup element 1 having a color filter array are corrected in white balance at every pixel for each color light through the use of n white balance correcting circuits 3-5 and, then, supplied to a correlative duplex sampling circuit 7 for removing the noise of the output signals of the element 1.例文帳に追加

色フィルタアレイを有するカラー固体撮像素子１から出力される複数の色光の信号は、ｎ個の白バランス補正回路３〜５により、色光毎に１画素毎の白バランス補正がなされた後、カラー固体撮像素子１の出力信号の雑音を除去するための相関二重サンプリング回路７に供給される。 - 特許庁

In a high voltage power source control circuit (15), a global negative voltage line (69) transmitting negative voltage (VBB) is separated from a local negative voltage line (71) provided corresponding to a sub-array block during a standby cycle in which supply of the power source is interrupted, A global ground line transmitting ground voltage (VSS) is separated from a local ground line (77).例文帳に追加

高圧電源制御回路（１５）は、電源供給が遮断されるスタンバイサイクル時、負電圧（ＶＢＢ）を伝達するグローバル負電圧線（６９）とサブアレイブロックに対応して設けられるローカル負電圧線（７１）とを分離し、また、接地電圧（ＶＳＳ）を伝達するグローバル接地線（７２）とローカル接地線（７７）を分離する。 - 特許庁

A FIFO memory has a memory cell array 11 in which a plurality of memory cells are arranged in a matrix state, an address counter 15a synchronizing with a clock signal ARCK, counting up, and generating an address for read-out, and a parallel/serial converting circuit 23 outputting an address for read-out generated by the address counter 15a to the outside.例文帳に追加

ＦＩＦＯメモリは、複数のメモリセルをマトリクス状に配置したメモリアレイ１１と、クロック信号ＡＲＣＫに同期してカウントアップし、読み出し用アドレスを生成するアドレスカウンタ１５ａと、アドレスカウンタ１５ａにより生成された読み出し用アドレスを外部に出力するパラレル／シリアル変換回路２３とを有する。 - 特許庁

Each pixel part has sub-pixels R, G and B in a delta array including a self-light-emitting element and a pixel circuit supplying a driving current to the self-light-emitting element, and the sub-pixels of the three colors are provided alternately by rows so that sub-pixels in odd-numbered rows and sub-pixels in even-numbered rows shift in the row directions.例文帳に追加

各画素部は、それぞれ自己発光素子および自己発光素子に駆動電流を供給する画素回路を含みデルタ配列された３色のサブピクセルＲ、Ｇ、Ｂを有し、３色のサブピクセルが交互に各行に並んで設けられ、奇数行のサブピクセルと偶数行のサブピクセルとは行方向にずれて配列されている。 - 特許庁

To provide a cooling means which is capable of efficiently cooling/radiating heat of a section to be cooled on a circuit board of a disk array device in a narrow space and allows data to be stably transferred at a high speed and is highly versatile and to provide a structure of stably supplying power to electronic parts on a substrate from a DC-DC converter.例文帳に追加

ディスクアレイ装置で回路基板上の冷却対象部位を小スペースで効率良く冷却・放熱でき、かつ高速データ転送を安定して実行でき、汎用性の高い冷却手段と、基板上の電子部品に対しＤＣ−ＤＣコンバータから安定した給電を行う構造とを提供する。 - 特許庁

To increase precision by a beam tilt angle, by reducing phase errors caused by a mounting form of a RF cable and the loss in the cable which connects a power feeder circuit and each array element, in a tilted beam antenna used for a base station of mobile communication for directing the electric wave radiated from an antenna in the desired direction.例文帳に追加

移動体通信の基地局に用いられる、アンテナから放射される電波を所望の方向に向けるビームチルトアンテナにおいて、給電回路と各アレー素子を接続するＲＦケーブルの実装形態およびケーブル損失により生じる位相誤差を低減し、ビームチルト角度の精度を上げること。 - 特許庁

The control circuit 4 sets the direction of an object person of the voice paging based on the personal identification ID as a voice paging direction, and sets the delay amount of the voice paging signal to be supplied to each speaker SP so that voice beams 8 radiated from the speaker array 2 are directed to the above voice paging direction.例文帳に追加

制御回路４は、個人識別ＩＤに基づいて音声呼出対象者のいる方向を音声呼出方向として設定し、スピーカアレイ２から放音される音声ビーム８が前記音声呼出方向に向くように、各スピーカＳＰに供給する前記音声呼出信号の遅延量を設定する。 - 特許庁

To provide a flat display device of which the disconnection failure of a signal line can be prevented sufficiently, and also the yield of manufacture can be prevented from decreasing, caused by a short circuit across a counter substrate at a crossing part 7 of a scanning line 11 and a signal line 8, in a matrix array substrate used for the flat display device or the like.例文帳に追加

平面表示装置等に用いられるマトリクスアレイ基板において、信号線の断線不良を充分に防止するとともに、走査線１１と信号線８との交差部７での対向基板との短絡に起因する平面表示装置の製造歩留の低下を防止できるものを提供する。 - 特許庁

The control circuit (22) is configured to read error correction coded data from the array of memory cells (26), provide error correction code decoding to selected error correction coded data and discard unused error correction code parity data of unselected error correction coded data.例文帳に追加

制御回路（２２）は、メモリセルアレイ（２６）から誤り訂正符号で符号化されたデータを読み出し、その誤り訂正符号化データの選択部分に対し誤り訂正符号の復号を実施するとともに、誤り訂正符号化データの非選択部分から使用しない誤り訂正符号パリティを破棄するように構成される。 - 特許庁

An array substrate provided with a plurality of pixels 26 each includes an SRAM 60 and an SRAM driving circuit constituted of a second thin film transistor 53 having a gate electrode, a semiconductor film and first and second electrodes connected to the semiconductor film and a third thin film transistor 54 is formed.例文帳に追加

ＳＲＡＭ６０と、ゲート電極、半導体膜、並びにこの半導体膜に接続された第１電極および第２電極を有した第２薄膜トランジスタ５３および第３薄膜トランジスタ５４で構成されたＳＲＡＭ駆動回路５０と、を含む複数の画素２６を備えたアレイ基板を形成する。 - 特許庁

The semiconductor storage device includes: a memory cell array MA in which the memory cells MC configured of a series connection of diodes Di and variable resistors VR are arranged at crossing parts of a plurality of bit lines BL and a plurality of word lines WL; and a control circuit for alternatively driving the bit line BL and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

Therefore, the compound substrate 203 formed of the first substrate 204 and the retardation film 205 is divided into the plurality of lower substrates 201 for each plurality of regions S1, thereby forming TFT array substrates 10 having no circuit section and the plurality of lower substrates 201 made of retardation films 200.例文帳に追加

したがって、第１基板２０４及び位相差膜２０５からなる複合基板２０３を複数の領域Ｓ１毎に複数の下側基板２０１に分離することによって、回路部が形成されていないＴＦＴアレイ基板１０及び位相差膜２００からなる複数の下側基板２０１を一括で形成できる。 - 特許庁

If pixel data of a plurality of lines, which are read from a memory 3 (a reference image memory 30), are in the same bank, a conflict bank preceding reading controller 10 precedingly reads pixel data of the other lines, and a read data storage circuit 20 stores them until they are inputted into a PE array part 4.例文帳に追加

メモリ３（参照画像メモリ３０）から読み出す複数ラインの画素データが同一バンクにある場合に，競合バンク先行読み出し制御部１０によって，一方のラインの画素データを先行して読み出し，読み込みデータ保持回路２０によってＰＥアレイ部４への入力タイミングまで保持しておく。 - 特許庁

When any of a registered data sequence recorded in the N byte processing CAM cell array 11 is coincident with a data sequence of data to be compressed, a code generating circuit 15 generates an address of a CAM cell for recording data at the head of the data sequence and a compression code using a count of a coincidence length counter 13 for its component.例文帳に追加

そして、Ｎバイト処理用ＣＡＭセル列１１に履歴されている登録データ列の何れかと被圧縮データのデータ列が一致すると、コード生成回路１５はそのデータ列の先頭のデータを履歴するＣＡＭセルのアドレスと一致長カウンタ１３のカウンタ値を成分とする圧縮コードを生成する。 - 特許庁

The flash memory device having multi-level cells comprises a memory cell array, a means for previously charging bit lines, a bit line voltage supply circuit for supplying voltage to bit lines, and a 1st to 3rd latch circuits whose functions are mutually different and executes reading operation and programming operation by dividing bits into the LSB and MSM.例文帳に追加

本発明によるマルチレベルセルを有するフラッシュメモリ装置は、メモリセルアレイと、ビットラインをプリチャージする手段と、前記ビットラインに電圧を供給するビットライン電圧供給回路と、互いに機能を異にする第１乃至第３ラッチ回路とを含み、ＬＳＢとＭＳＢに分けて読み出し動作及びプログラム動作を実行する。 - 特許庁

To provide a led terminal array, which enables electronic components to be transported by using a stick suitable for automatic mounting, a component- supplying jig, a hybrid integrated circuit device using the jig, a stick for transferring electronic components suitable for automatic mounting of electronic components, and a method and device for mounting electronic components using the stick.例文帳に追加

自動実装に適したスティックを用いた搬送を可能にするリード端子アレイ、部品供給治具、及びこれを用いた混成集積回路装置、並びに電子部品の自動実装に適した電子部品搬送用スティック、さらにはこれを用いた電子部品実装方法及びその装置を提供する。 - 特許庁

It includes a process of imparting solder to a plurality of chip carriers simultaneously, a process of positioning a chip carrier having a chip on a printed circuit substrate and a process of connecting all the elements eternally after making a chip and a carrier constituted as a three-dimensional array pass a single reflow oven and completing a single reflow process.例文帳に追加

複数のチップキャリア上へのはんだを付与を同時に達成する工程と、チップを有するチップキャリアをプリント回路基板上に配置する工程と、３次元アレイに構成されたチップおよびキャリアを単一のリフローオーブンを通し、単一のリフロープロセスを完了して素子のすべてを永久的に接続する工程とを包含する。 - 特許庁

A voltage vibration system is constituted including a sensor panel or sensor conductor array, a shield plate, a signal process circuit, and a ground and a current, and a ground signal process of electric vibration (AC signal) received equivalently from a conductor to be detected through electrostatic coupling is performed and the process result is transmitted to a non-vibration system through an isolator 15.例文帳に追加

センサーパネルまたはセンサー導体アレイ、シールド板、信号プロセス回路、グランド及び電流をも含めて電圧振動系を作り、静電容量結合を介し被検出導電体から等価的に受信する電気振動（ＡＣ信号）を対グランド信号プロセスし、処理結果をアイソレータを介し非振動系へ伝える。 - 特許庁

The liquid crystal panel 20 has a pixel array in which dots of a plurality of colors are arranged in one pixel u and a plurality of dots of the same color are arranged in one pixel u, and the driving circuit 40 drives the panel 20 so that gradation is generated in the plurality of dots of the same color included in one pixel u.例文帳に追加

液晶パネル２０は一画素ｕ中に複数色のドットが配置されると共に一画素ｕ中に同色のドットが複数配置された画素配列を有しており、駆動回路４０は一画素ｕ中に含まれる同色の複数のドットにおいて明暗が生じるようにパネルを駆動する。 - 特許庁

The semiconductor device (700) is a plurality n of LED driving elements included in the LED driving circuit (current regulator (40)) which drives the LED array (100) (series number m×parallel number n) and controlling currents flowing through respective strings (S) (constant-current driving), and uses longitudinal semiconductor elements, for example, vertical MOSFETs.例文帳に追加

本半導体装置（７００）は、ＬＥＤアレイ（１００）（直列数ｍ×並列数ｎ）を駆動するＬＥＤ駆動回路（電流レギュレータ（４０））に含まれ、各ストリング（Ｓ）に流れる電流を制御（定電流駆動）する、複数（ｎ）のＬＥＤ駆動素子であり、縦型半導体素子、例えば縦型ＭＯＳＦＥＴを用いる。 - 特許庁

The designing method for the semiconductor integrated circuit generates specifications specifying the structure, specifications, etc., of required hardware and specifies the unused bit array in code data composed of a specific number of binary bits to generate an RTL description showing whether or not the respective bits of all required code data need to be compared.例文帳に追加

本半導体集積回路の設計方法は、所要のハードウエアの構造及び仕様等を指定する仕様書を生成し、２値の所定数ビットから成るコードデータのうちの使用しないビット列を指定し、所要の全てのコードデータの各ビットに対する比較処理の必要性の有無を示すＲＴＬ記述を生成する。 - 特許庁

The display device is provided with a panel display device 20 having a plurality of pixels 21; a lens array 30, having a plurality of lenses 31 controlling an exiting direction of light from the pixels 21; a pixel data creating unit 14 for creating pixel data in each pixel; and a panel driving circuit 15 driving the panel display device 20, based on the pixel data.例文帳に追加

複数の画素２１を有するパネル表示デバイス２０と、画素２１からの光の出射方向を制御するレンズ３１を複数有するレンズアレイ３０と、各画素の画素データを作成する画素データ作成部１４と、画素データに基づいてパネル表示デバイス２０を駆動するパネル駆動回路１５とを備えている。 - 特許庁

This optical information processing device has a constitution where a semiconductor operation circuit chip 17, the light-receiving element array which is formed integrally in one body on the chip and constituted by burying light-receiving elements 19 in penetration holes formed on a substrate, and a glass substrate 16 with a diffraction optical element which is provided with the diffraction optical element are formed in one body.例文帳に追加

光情報処理装置を、半導体演算回路チップ１７と、この半導体演算回路チップ上に一体化され、基板に形成した貫通穴へ受光素子１９を埋め込んで構成する受光素子アレイと、回折型光学素子を備えた回折型光学素子付ガラス基板１６とを一体化した構成とする。 - 特許庁

Further, the device has a peripheral circuit region 120, and is provided with a main memory ground line decoder connected electrically to ground lines of respective memory array regions 150, an addition memory ground line decoder, and signal transmission lines 136, 138 of at least two or more lines of which both ends are connected electrically to respective decoders.例文帳に追加

更に周辺回路領域１２０を有し、それぞれのメモリアレイ領域１５０の接地線に電気的に接続するメインメモリ接地線デコーダと、付加メモリ接地線デコーダと、それぞれのデコーダに両端が電気的に接続する少なくとも２本以上の信号伝送線１３６，１３８とを備える。 - 特許庁

Five stages of distributors 11 having a 2-distribution function are repeated for the antenna configuration to provide a feeding circuit configuration of the parallel feeding system capable of distributing and supplying the high frequency current to the antenna elements of 2^5 sets thereby realizing the planer array antenna with a broadband input impedance characteristic.例文帳に追加

このアンテナ構成に２分配機能を有する分配器１１を５段繰り返し、２の５乗個のアンテナ素子３に高周波電流を分配、供給することのできる並列給電方式の給電回路構成を備えることによって、広帯域な入力インピーダンス特性を有する平面アレイアンテナを実現することができる。 - 特許庁

Capacitances of capacitors C11, C12 can be increased without a change in the occupied area on the plane of such capacitors C11, C12, by forming these capacitors of S/H, CDS circuit 151 arranged for each vertical pixel line of a pixel array 12 using a stack/trench capacitor in place of the existing plane capacitor.例文帳に追加

画素アレイ部１２の垂直画素列ごとに配されるＳ／Ｈ、ＣＤＳ回路１５１のキャパシタＣ１１，Ｃ１２を、従来の平面型キャパシタに代えて、スタック／トレンチキャパシタを用いて形成することで、キャパシタＣ１１，Ｃ１２の平面的な占有面積を変えることなく、キャパシタＣ１１，Ｃ１２の容量値を増大可能とする。 - 特許庁

The present invention includes a cell array 11a, a plurality of word lines WLi, a plurality of bit lines BLi, a plurality of switching circuits SWi for column selection whose end nodes are connected to the corresponding bit lines, respectively, and a leakage current compensating circuit 12 whose output node is connected to other ends of the switching circuits.例文帳に追加

セルアレイ11aと、複数のワード線WLiと、複数のビット線BLiと、各ビット線に対応して設けられ、各一端ノードが対応するビット線へ接続されたカラムセレクト用の複数のスイッチング回路SWiと、スイッチング回路の他端ノードに共通に出力ノードが接続されたリーク電流補償回路12とを具備する。 - 特許庁

The present LED array circuit includes an LED pair made up of a first LED 101 and a second LED 102 connected in parallel to the first LED 101 and an AC power source 100 for supplying an AC voltage to the LED pair, wherein the first LED 101 and the second LED 102 make connection oppositely directed to each other.例文帳に追加

本ＬＥＤアレイ回路は、第１ＬＥＤ１０１とそれに並列連結された第２ＬＥＤ１０２から構成されたＬＥＤ対と；上記ＬＥＤ対に交流電圧を供給する交流電源１００を含み、上記第１ＬＥＤ１０１は上記第２ＬＥＤ１０２と互いに反対方向で連結されている。 - 特許庁

Transistor elements Tr corresponding to each of the plurality of pixels PX are formed in a plurality of element formation regions 401, separated from one another by non-element formation regions 425, out of an image circuit formation region 10b overlapping with the image display region 10a on a TFT array substrate 10.例文帳に追加

ＴＦＴアレイ基板１０上における画像表示領域１０ａに重なる画素回路形成領域１０ｂのうち非素子形成領域４２５によって互いに隔てられた複数の素子形成領域４０１領域に、複数の画素ＰＸの夫々に対応するトランジスタ素子Ｔｒが形成されている。 - 特許庁

An array substrate has wiring and circuit elements formed by a polysilicon process on a transparent substrate of glass etc., wherein an analog video signal supply section 11 and an analog video signal supply part 12 are arranged point-symmetrically, and a scan line driving part 21 and a scan line driving part 22 are also arranged point-symmetrically.例文帳に追加

ガラスなどの透明な基板上に、ポリシリコンプロセスにより配線や回路素子を形成したアレイ基板において、アナログ映像信号供給部１１とアナログ映像信号供給部１２の配置を点対称とし、併せて走査線駆動部２１と走査線駆動部２２の配置も点対称とした構成とする。 - 特許庁

A storage section of even data in which data of a bit read out first are included such as the memory cell array SAe and the like is arranged to a side closing to an input/output pad PA, at the time of read-out, the first read-out data are transmitted always to the multiplexer MUX through a shorter wiring from a parallel-serial conversion circuit.例文帳に追加

メモリセルアレイＳＡｅ等、一番最初に読み出すビットのデータが含まれるｅｖｅｎデータの記憶部を入出力パッドＰＡに近い側に配置し、読出時には一番最初の読出データを常にパラレル−シリアル変換回路からの配線が短い方を介してマルチプレクサＭＵＸへ伝達する。 - 特許庁

The ultrasonic non-destructive inspection device 1 comprises a voltage control section 100 formed of a timer 102, a CPU (Central Processing Unit) 10a, and a transmission pulse generating section 11, and a driving circuit 12X formed of a single element driving section 14, a phased array driving section 15, a power supply 16A, and a switch 101.例文帳に追加

超音波非破壊検査装置１は、タイマー１０２と、ＣＰＵ（中央演算装置）１０ａと、送信パルス発生部１１とからなる電圧制御部１００と、シングルエレメント駆動部１４と、フェーズドアレー駆動部１５と、電源部１６Ａと、スイッチ１０１とからなる駆動回路１２Ｘとを内部に有する。 - 特許庁

In the case of writing processing to the specific word, the defective bit replacement processing circuit 104 converts the WRITE DATA for x bits into the RAW WRITE DATA for x+y bits to be written in the data cells and the redundant cells using the FAIL DATA to be written in the memory cell array 102.例文帳に追加

指定ワードへの書き込み処理であれば、不良ビット代替処理回路１０４は、ＦＡＩＬ ＤＡＴＡを用いて、ｘビット分のＷＲＩＴＥ ＤＡＴＡをデータセルと冗長セルに書き込むｘ＋ｙビットのＲＡＷ ＷＲＩＴＥ ＤＡＴＡに変換し、メモリセルアレイ１０２に書き込む。 - 特許庁

This circuit is provided with the control I/F of a synchronous mask ROM 403 at the time of performing access by a CPU 401, an IC 405 for monitoring a power source, and a gate array 402 for generating a system reset signal for preventing the operation of this system until the end of setting in an MR, and for setting the optimal value in the MR.例文帳に追加

ＣＰＵ４０１のアクセスによるシンクロナスマスクＲＯＭ４０３の制御Ｉ／Ｆと、電源を監視する電源監視用ＩＣ４０５と、ＭＲ（モードレジスタ）に設定終了までにシステムを動作させないためのシステムリセット信号を生成して、ＭＲに最適な値をセットするゲートアレイ４０２とを有する。 - 特許庁

To provide a chip type array electronic component in which the interval of a plurality of sets of upper surface electrodes can be kept constant even upon occurrence of positional shift when a side face electrode is formed, and generation of solder bridge between external electrode terminals can be suppressed at the time of mounting on a circuit board by soldering.例文帳に追加

側面電極を形成する時に位置ずれが生じた場合でも、複数組の上面電極の間隔を一定に保つことが可能となり、回路基板等にはんだ付け実装する際の外部電極端子間のはんだブリッジの発生を抑制することができるチップ形アレイ電子部品を提供することを目的とする。 - 特許庁

In this array sensor 3 disposed with a plurality of sensor parts 7 side by side, a plurality of sensor elements 6 (6L, 6R) each having a superposed visual field are disposed inside one sensor part 7, and a selection circuit 20 selecting a measurement signal by the sensor element 6L or 6R having most excellent performance in each the sensor part 7 is provided.例文帳に追加

複数のセンサ部７を並べて配置してなるアレイセンサ３であって、一つのセンサ部７内に重畳的視野を有する複数のセンサ素子６（６Ｌ，６Ｒ）を配置すると共に、各センサ部７内において最も性能の良いセンサ素子６Ｌまたは６Ｒによる測定信号を選択する選択回路２０を設けてなる。 - 特許庁

To provide a flat element enhancing a display property by making electron emitted from an electron emission source normally pass through passing holes of pixels by preventing false array of grid electrodes, and preventing the grid electrodes from electric short-circuit with the electron emission source by preventing deformation of the grid electrodes.例文帳に追加

グリッド電極の整列不良を防止して電子放出源から放出された電子が当該画素の通過孔を正常に通過するようにして表示特性を高め，グリッド電極の変形を防止して電子放出源との接触による電気的短絡を防止することができる平板素子を提供する。 - 特許庁

A vertical selection decoder 223 generates an address signal specifying pixels, in a row where a signal of the pixels is to be read out from among respective pixels of a pixel array 221 and an address signal specifying pixels, in a row where shutter operation is to be performed for the pixels and supplies the generated signal to a vertical driver circuit 222 under the control of a sensor controller 241.例文帳に追加

垂直選択デコーダ２２３は、センサコントローラ２４１の制御に基づいて、画素アレイ２２１の各画素のうち、画素の信号を読み出すべき行の画素を特定するアドレス信号、画素のシャッタ動作を行うべき行の画素を特定するアドレス信号を生成して垂直駆動回路２２２に供給する。 - 特許庁

Furthermore, in the main scanning direction, a sticking position (position of a sticking portion having a high modulus of elasticity) in the center between the first circuit board 62 and a base member 70 and a sticking position (position of a sticking portion having a high modulus of elasticity) in the center between the rod lens array 64 and a holder 65 are aligned.例文帳に追加

さらに、主走査方向において、第１回路基板６２とベース部材７０との中央部における接着箇所（弾性率の高い接着部の位置）と、ロッドレンズアレイ６４とホルダー６５との中央部における接着箇所（弾性率の高い接着部の位置）とが揃った状態（一致した状態）となっている。 - 特許庁

The fuse-free non-volatile memory system includes a switch constituted to be electrically turned on or off according to the fuse information stored in a memory cell array and an internal control circuit executing the same operation as that when the fuse is connected or cut off by the on or off of the above switch.例文帳に追加

本発明によるヒューズフリー不揮発性メモリ装置はメモリセルアレイに貯蔵されたヒューズ情報に応じて電気的にオンまたはオフされるように構成されたスイッチ、および前記スイッチのオンまたはオフによってヒューズを連結または切断する時と同一の動作を実行する内部調節回路を含む。 - 特許庁

A writing data control circuit 3 checks whether an input address coincides with an address of the initial data storage area 12 in the memory cell array 1, and when both of them are not coincident, input data D0-D7 are output, while preset optional fixed data are output when they are coincident.例文帳に追加

書き込みデータ制御回路３は、入力アドレスがメモリセルアレイ１の初期データ記憶領域１２のアドレスと一致するか否かを比較し、その両者が一致しない場合には入力データＤ０〜Ｄ７を出力し、それが一致する場合には予め設定されている任意固定データを出力する。 - 特許庁

To provide a method for forming a pattern that can solve problems of short-circuit or breaking of word lines and data line ends caused by interference of diffracted light produced at a pattern end on a boundary part between a memory array and a sub-word driver or sense amplifier when fine word lines and data lines having linewidth smaller than a wavelength are patterned on a memory.例文帳に追加

メモリーにおいて波長以下の線幅を有する微細なワード線やデータ線をパターニングする際、メモリーアレーとサブワードドライバやセンスアンプの境界部において、パターン端部で生ずる回折光が干渉するためワード線やデータ線端がショートしたり、断線を起こす問題を解決するパターン形成方法を提供する。 - 特許庁