「array circuit」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

A hybrid wavelength converter 100 of the transit phase modulation type is constituted, by forming a Mach-Zehnder optical interference circuit 120 on a platform 110 and mounted with one semiconductor optical amplifier array 130, having four SS-SOA elements 131 to 134.例文帳に追加

相互位相変調型のハイブリッド波長変換器１００では、プラットホーム１１０上にマッハツェンダ型光干渉回路１２０が形成されており、４つのＳＳ−ＳＯＡ素子１３１〜１３４を備えた１つの半導体光増幅アレイ１３０が実装されている。 - 特許庁

Therefore, even when the power source voltage VDDS for array decreases and the power source voltage VDD for the peripheral circuit increases, a drawn-out rate of charges from a read-out data line /DLR or DLR in the read-out column selection gate 23 is not so small.例文帳に追加

このため、アレイ用電源電圧ＶＤＤＳが低くなり、周辺回路用電源電圧ＶＤＤが高くなった場合でも、読出列選択ゲート２３において読出データ線／ＤＬＲまたはＤＬＲから電荷が引抜かれる速度はそれ程遅くはならない。 - 特許庁

A nonvolatile semiconductor memory device related to one embodiment includes: a memory cell array; a plurality of memory strings; a drain side selection transistor; a source side selection transistor; a plurality of word lines; a plurality of bit lines; a source line; a drain side selection gate line; a source side selection gate line; and a controlling circuit.例文帳に追加

一態様に係る不揮発性半導体記憶装置は、メモリセルアレイ、複数のメモリストリング、ドレイン側選択トランジスタ、ソース側選択トランジスタ、複数のワード線、複数のビット線、ソース線、ドレイン側選択ゲート線、ソース側選択ゲート線、及び制御回路を有する。 - 特許庁

In the active matrix type liquid crystal display panel formed by sticking a counter substrate 1 and an array substrate 2 to each other via the liquid crystal layer by using a sealing part 3, the electrostatic discharge damage countermeasure circuit 21 is disposed on the outer side of the sealing part 3, in particular in the inner part of a sealing part 22.例文帳に追加

対向基板１とアレイ基板２とを液晶層を介してシール部３により貼り合わせてなるアクティブマトリクス型液晶ディスプレイパネルにおいて、静電破壊対策回路２１をシール部３より外側、とくにシール部２２の内部に配置する。 - 特許庁

To provide a liquid crystal display device having such an excellent feature that a problem of a bright point defect due to an electric short circuit between a display electrode and a common electrode on an array substrate to be used for the liquid crystal display device is solved to turn the bright defect to a dark defect.例文帳に追加

液晶表示装置に用いられるアレー基板における表示電極と共通電極との電気的短絡による明点欠陥を解決し、暗点欠陥にできる優れた特徴をもつ液晶表示装置、およびその製造方法を提供すること。 - 特許庁

The sensing speed is increased via a gate voltage control circuit of the shared MOS transistor connecting a sense amplifier and a memory cell array by considering the noise at sensing, lowering the shared MOS transistor gate voltage (SHR) in two steps and reducing the amplified bit line capacity.例文帳に追加

センスアンプとメモリセルアレイを接続するシェアードＭＯＳトランジスタ・ゲート電圧制御回路により、センス時にノイズを考慮した上で、シェアードＭＯＳトランジスタ・ゲート電圧（ＳＨＲ）を２段階で下げ、増幅するビット線容量を低減することで、センス速度を高速化する。 - 特許庁

To provide a semiconductor memory device which enables a semiconductor substrate to be reduced in area by utilizing the parasitic capacitance in the semiconductor region where a memory cell array is formed as a stabilizing capacitor used for controlling and making the output potential of a step-up circuit constant.例文帳に追加

昇圧回路の出力電位を一定に制御するために用いる安定化容量に、メモリセルアレイが形成された半導体領域の寄生容量を利用することにより、半導体基板面積を削減できる半導体記憶装置を提供する。 - 特許庁

Consequently, reflected light reflected by the TFT array substrate 10 or reflected light reflected by the case portion 150 is less emitted directly or indirectly toward a circuit portion 60 including a semiconductor element such as a TFT for pixel switching.例文帳に追加

よって、ＴＦＴアレイ基板１０によって反射される反射光、或いはケース部１５０で反射される反射光が直接、或いは間接的に、画素スイッチング用ＴＦＴ等の半導体素子を含む回路部６０に向かって照射されることを低減できる。 - 特許庁

The heater 15 is controlled by the heater drive circuit based on the temperature of the alumina substrate 20 measured by the temperature sensor 22 to heat the heating element array 18 through the alumina substrate 20 thus generating a specified bias thermal energy for each recording color.例文帳に追加

ヒータ１５は温度センサ２２により測定されるアルミナ基板２０の温度に基づいてヒータ駆動回路により制御され、アルミナ基板２０を介して発熱素子アレイ１８を加熱し、記録する色毎に発熱素子アレイ１８が一定のバイアス熱エネルギーを発生する。 - 特許庁

Circuit blocks 24-1 and 24-2 arranged adjacent to the column decoders comprise circuits, which decode bank addresses contained in address signals and row predecoders which decode row addresses contained in address signals and output bank addresses and the predecode signals of the row addresses to memory cell array blocks.例文帳に追加

これら行デコーダに隣接配置された回路ブロック２４-1，２４-2には、アドレス信号中のバンクアドレスをデコードする回路と、アドレス信号中の列アドレスをデコードする列プリデコーダが含まれ、バンクアドレス及び列アドレスのプリデコード信号を各メモリセルアレイブロックに出力する。 - 特許庁

A reference voltage generating circuit generates reference voltage VREFS corresponding to a reference value of memory cell array voltage of this semiconductor memory in accordance with an electric resistance value RS adjusted finely responding to the tuning control signals TSa1-TSa4.例文帳に追加

基準電圧発生回路は、チューニング制御信号ＴＳａ１〜ＴＳａ４に応答して微調整される電気抵抗値ＲＳに応じて、本発明に従う半導体記憶装置のメモリアレイ電圧の基準値に相当する基準電圧ＶＲＥＦＳを生成する。 - 特許庁

Each micro-lens has a micro-lens array for imaging light, filtered by the corresponding aperture element, onto the imaging area, and a signal processing circuit for processing a signal of an image, picked up in the imaging area, and estimating the distance to the subject.例文帳に追加

各マイクロレンズは、対応するアパーチャ要素によってフィルタリングされた光を前記撮像領域に結像するマイクロレンズアレイと、前記撮像領域に撮像された画像の信号を処理し、前記被写体までの距離を推定する信号処理回路と、を備えている。 - 特許庁

A receiving filter coefficient deciding part 210 in a circuit at the slave microphone array side copies the sound collecting filters transferred from the filter coefficient deciding part 200, and calculates the coefficients of the receiving filters 214_1 and 214_2 under conditions that echo components in the transmission signal are suppressed.例文帳に追加

従マイクロホンアレー側の回路内の受話フィルタ係数決定部２１０は、フィルタ係数決定部２００から転送されてきた収音フィルタ係数をコピーし、送話信号中のエコー成分を抑圧する条件で受話フィルタ２１４_1，２１４_2の係数を算出する。 - 特許庁

The flash of the address of the address array 25 is performed on the basis of the address transmitted from the flash address arrays 24, 34, and the flash processing is terminated when a cache control circuit 23 receives END signals from both of the master unit 2 and the slave unit 3.例文帳に追加

フラッシュアドレスアレイ２４，３４から送出されたアドレスを基にアドレスアレイ２５の該当アドレスのフラッシュを行い、キャッシュ制御回路２３がマスタユニット２とスレーブユニット３との両方からのＥＮＤ信号を受信していた場合にフラッシュ処理を終了する。 - 特許庁

The device comprises a variable wave length coherent light source 18 which emits a reference coherent beam and a wave length control circuit 17 which control the wavelength of the variable wavelength coherent light source 18 according to the position information of the regenerated signal light on the two-dimensional optical detector array.例文帳に追加

参照コヒーレントビームを出射する波長可変コヒーレント光源１８と、再生信号光の２次元光検出器アレイ２上での位置情報に基づいて波長可変コヒーレント光源１８の波長を最適に制御する波長制御回路１７とを備える。 - 特許庁

A semiconductor memory device includes: a memory cell array containing an electrically rewritable memory cell; a bit line connected with one end of the memory cell and to be charged in accordance with a predetermined operation; and a voltage generation circuit for controlling the charging operation of the bit line.例文帳に追加

一の実施の形態に係る半導体記憶装置は、電気的に書き換え可能なメモリセルを含むメモリセルアレイと、メモリセルの一端に接続されて、所定の動作に伴い充電されるビット線と、ビット線の充電動作を制御する電圧生成回路とを備える。 - 特許庁

The assembling apparatus presses the lower face to the compressors to tightly fasten the plurality of fasteners for aiding the formation of the electrical connection of the chip package and the circuit board in the Land Grid Array assembly.例文帳に追加

前記組立装置は、前記下面を前記圧縮装置に押し付けて圧縮し、それによって、前記複数の締結具を締め付け得るようにすることにより、前記ランド・グリッド・アレイ組立体におけるチップ・パッケージと回路基板との電気的接続の形成を助ける。 - 特許庁

The pixel array 10 is functionally divided and column address/signal processing/output circuits 11, 12, 13 and 14 and one row address circuit 18 are provided for each divided area so that the plural pixels can be simultaneously addressed and read out.例文帳に追加

ピクセルアレイ１０は機能的に分割され、分割された領域の各々に列アドレス／信号処理／出力回路１１，１２，１３及び１４と、一つの行アドレス回路１８を設けることによって、複数のピクセルを同時にアドレスして読み出すことを可能にする。 - 特許庁

The device further includes a combined read/write circuit associated with each respective bit line in the array portion configured to read from or write to a resistive memory cell associated with the respective bit line.例文帳に追加

上記装置は、上記アレイ部における各ビット線のそれぞれにつながって、上記各ビット線のそれぞれにつながっている抵抗メモリセルから読み出し、または抵抗メモリセルに書き込みを行うように形成されている読み出し／書き込み複合回路をさらに含む。 - 特許庁

To provide an image sensor which comprises a light receiving element array and an A/D conversion circuit in a single IC chip, wherein it can be intended to efficiently execute such a high functional process as materializing a zoom-up function, and to make compact the image sensor, and increase its speed and accuracy.例文帳に追加

単一のＩＣチップに受光素子アレイとＡ／Ｄ変換回路とを備えるイメージセンサにおいて、ズームアップ機能を実現するなど高機能な処理を効率良く実行できるようにすること、及びイメージセンサの小型化，高速化，高精度化を図ること。 - 特許庁

For ease of manufacture, the printed circuit board 30 of the matching section contains a ball grid array having a plurality of solder elements 32 which serve to connect a matching network to both the surface connection elements on the distal core end surface and to the feeders 16, 18.例文帳に追加

製造を簡単にするために、整合部のプリント回路基板３０は、遠位コア端面上の表面接続素子及びフィーダ１６、１８の双方に整合回路網を接続する役割を果たす複数のはんだ素子３２を有するボールグリッドアレイを含む。 - 特許庁

A resistance value of a resistance array 10 is set based on the output signal of the decoder circuit 8, and a current value supplied to the organic EL element of the organic EL display 1 is controlled based on the resistance value, and the luminance of the organic EL display 1 is controlled.例文帳に追加

デコーダ回路８の出力信号に基づいて抵抗アレイ１０の抵抗値が設定され、この抵抗値に基づいて、有機ＥＬディスプレイ１の有機ＥＬ素子に供給される電流の値が制御されて、有機ＥＬディスプレイ１の輝度が制御される。 - 特許庁

A reception signal is received by a transducer array 3 for B-mode image transmission/reception, and a local sound speed value at each of the lattice points is calculated by a sound speed map producer 19 on the basis of reception data generated by a reception circuit 6 to produce a sound speed map.例文帳に追加

受信信号がＢモード画像送受信用振動子アレイ３で受信され、受信回路６で生成された受信データに基づいて音速計測生成部１９で各格子点における局所音速値が演算され、音速計測が生成される。 - 特許庁

The selected word line voltage control circuit 200, when applying the potential difference to the selected memory cells MC, adjusts the voltage based on the positions in the memory cell array 100 of the one or more selected memory cells MC and the number of the one or more selected memory cells MC on which an operation is simultaneously executed.例文帳に追加

選択ワード線電圧制御回路２００は、選択メモリセルＭＣに電位差をかける際に、選択メモリセルＭＣのメモリセルアレイ１００内の位置及び同時に動作を実行する選択メモリセルＭＣの個数に基づいて電圧を調整する。 - 特許庁

To provide a vertically tapered structure which is easy to manufacture and a method for manufacturing a plane light wave circuit having the vertically tapered structure which is easy to adjust a type by preventing light signal loss due to inconsistency that a joining part between an optical element and an array waveguide has.例文帳に追加

光学素子とアレイ導波路との接合部分に発生する不整合による光信号損失を防止し、製造が容易で、バーティカルテーパの構造及び形態調整が容易であるバーティカルテーパ構造を有する平面光波回路の製造方法を提供する。 - 特許庁

To provide an LED switching controller such that all LED arrays do not turn off completely and a constant-current circuit does not enter an abnormal heat generation state either even if a plurality of LED arrays include a LED array to which no current flows owing to breaking of a wire etc.例文帳に追加

複数個のＬＥＤ列の中に断線等が原因で電流の流れないＬＥＤ列が含まれていても、全てのＬＥＤ列が完全に消灯せず、尚且つ、定電流回路が異常な発熱状態にならないＬＥＤの灯制御装置を提供する。 - 特許庁

An optical multiplexer demultiplexer 2 is formed by providing a circuit which has an array waveguide diffraction grating, a variable optical attenuator 3 is connected to a light output part 9 of the optical multiplexer demultiplexer 2, and a photodetecting element 5 is connected to the output side of the variable optical attenuator 3.例文帳に追加

アレイ導波路回折格子を有する回路を設けて光合分波器２を形成し、光合分波器２の光出力部９にそれぞれ可変光減衰器３を接続し、可変光減衰器３の出力側に受光素子５を接続する。 - 特許庁

To provide an array substrate for a flat display apparatus and a method for manufacturing the substrate for reliably repairing a short circuit generated between a scanning line and a signal line without depending on the kind, dimension or shape of the foreign matter or the like as the cause.例文帳に追加

平面表示装置用のアレイ基板及びその製造方法において、走査線と信号線との間に生じた短絡について、原因となる異物等の種類や寸法・形状に拘わらず、確実にリペアを行うことができるものを提供する。 - 特許庁

To inexpensively provide an HDLC control circuit realizing support of an HDLC bit synchronous system in a network terminal by using an existing LSI (gate array) performing a two layer processing for supporting an HDLC octet synchronous system.例文帳に追加

ネットワーク終端装置におけるＨＤＬＣ制御回路に関するものであり、ＨＤＬＣオクテット同期方式をサポートするレイヤ２処理を行う既存のＬＳＩ（ゲートアレイ）を用い、ＨＤＬＣビット同期方式のサポートを可能とする回路を低コストで実現する。 - 特許庁

To provide a waveguide slot array antenna, capable of exciting respective radiation slots by standing waves, and capable of preventing a decline of the design flexibility of a feeding circuit connected to the poststage, while preventing degradation in the radiation characteristics of radiated electromagnetic waves.例文帳に追加

放射された電磁波の放射特性に劣化が生じることを防止しながら、各放射スロットを定在波で励振することができるとともに、後段に接続される給電回路の設計自由度の低下を防止することができる導波管スロットアレーアンテナを得る。 - 特許庁

In the semiconductor evaluation circuit, such transistors are sorted out from among measuring object transistors in an evaluation cell array that the threshold voltages Vth thereof fall outside 5σ, for example, (σ is the standard deviation) as to the normal distribution curve of threshold voltages Vth.例文帳に追加

本発明の半導体評価回路においては、評価セルアレイ中の測定対象トランジスタの閾値Ｖｔｈの電圧が、閾値Ｖｔｈ電圧の正規分布曲線に対して、例えば、５σ（σは標準偏差）以内の分布から外れたものを選別する。 - 特許庁

A prescribed density of plasma 7 is generated between an electrode 13 on the display substrate 11 including the TFT array of a tested circuit and a testing electrode 16, and a testing signal is transmitted between the electrode 13 and the testing electrode 16.例文帳に追加

被試験回路であるＴＦＴアレイを含むディスプレイ基板（１１）上の電極（１３）と試験電極（１６）との間に所定の密度を有するプラズマ（７）を生成し、このプラズマ（７）を介して電極（１３）と試験電極（１６）との間に試験信号を伝送させる。 - 特許庁

The page buffer includes a sense node selectively connected to the bit line of the memory cell array, a first main latch selectively connected to the sense node, a main latch circuit including a second main latch, and a latch input node selectively connected to the first and second main latches.例文帳に追加

ページバッファはメモリセルアレイのビットラインに選択的に連結される感知ノードと、感知ノードに選択的に連結される第１メインラッチと、第２メインラッチを含むメインラッチ回路と、第１及び第２メインラッチノードに選択的に連結されるラッチ入力ノードを含む。 - 特許庁

A photoresist film 80 is formed on semiconductor substrates 10, 20 and patterned, in order to expose a source line region 85 in a flash memory array region 90 and a polysilicon film region 40 in CMOS circuit regions 100, 110.例文帳に追加

半導体基板１０、２０上にホトレジスト膜８０を形成し、フラッシュ・メモリ・アレイ領域９０内のソース線領域８５及びＣＭＯＳ回路領域１００、１１０内の多結晶シリコン膜領域４０を露出するためにホトレジスト層８０にパターニングを施す。 - 特許庁

Accordingly, it is possible to minimize the distances of wirings 21-2 and 21-4 from the input/output control circuit 20 to the pads 13 and 16 and to make the distances of the wirings 21-2 and 21-4 equal and thus to minimize the read time of the memory cell array 17.例文帳に追加

そのため、入出力制御回路２０からパッド１３及び１６までの配線２１−２，２１−４の距離を最短、且つ、配線２１−２と２１−４の距離を同距離にすることができ、メモリセルアレイ１７の読み出し時間を最短にすることができる。 - 特許庁

A control part 150 controls a display information generation circuit 161 to array selectable characters two-dimensionally character by character and display only a character string including a character to select and one character string relating to and crossing the character string.例文帳に追加

制御部１５０は、表示情報生成回路１６１を制御し、選択可能な１文字ずつの文字を２次元に配列し、選択するようにされている文字を含む文字列と、この文字列に関連し、当該文字列と交差する１つの文字列とだけを表示する。 - 特許庁

The detector utilizes an optical conductor layer (36), which detects an X-ray and transforms the energy of the X-ray to electric charges, and an active matrix thin film transistor (16) array in the form of a circuit, which is integrated in an extremely large area for reading out the electric charges.例文帳に追加

この検出器は、Ｘ線を検出して該Ｘ線のエネルギーを電荷に変換する光導電体の層（３６）と、この電荷を読み出すための、非常に大きい領域に集積された回路の形のアクティブマトリックス薄膜トランジスタ（１６）アレイとを利用する。 - 特許庁

This device has a memory cell array 11 having at least three memory cells A, B and C for storing data and a majority decision circuit for selecting data in the memory cell, which is not affected by a software error, according to a majority decision concerning the stored contents of the respective memory cells A, B and C.例文帳に追加

データを格納する少なくとも３つ以上のメモリセルＡ，Ｂ，Ｃを備えたメモリセルアレイ１１と、メモリセルＡ，Ｂ，Ｃの各々の記憶内容について多数決をとってソフトエラーを被っていないメモリセルのデータを選択する多数決回路とを有する。 - 特許庁

The semiconductor device is provided with a cell array in which a plurality of cells loaded with a circuit for characteristic evaluation are arrayed in a matrix shape in x and y directions on a semiconductor substrate, and the respective cells 10 are provided with symbols 11-16 indicating the respective addresses.例文帳に追加

半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイを備えた半導体装置であって、各セル１０にそれぞれのアドレスを表す記号１１〜１６が設けられている。 - 特許庁

A projector 3 in an image pickup device 100 keeps a plurality of LEDs on a circuit board 3d regularly in an array shape.例文帳に追加

撮影装置１００の投光器３は、複数のＬＥＤが回路基板３ｄ上にアレイ状に規則的に並べて配置された構成を有しており、具体的には、この並べられたＬＥＤのうち回路基板３ｄ上には赤み低減ＬＥＤ３ｂと近赤外ＬＥＤ３ａが配置される。 - 特許庁

An important aspect of the invention relates to the fact that the control circuit can be rather easily and efficiently configured in CMOS with relatively few output pins which enable the control circuit to be rather easily and efficiently integrated with CMOS based on the image array sensor and even the microcontroller to reduce the part count and thus, the overall cost of the system.例文帳に追加

本発明の重要な特性は、制御回路が比較的少数の出力ピンを有するＣＭＯＳにかなり容易且つ有効に構成されることができ、マイクロコントローラと同様に画像アレイセンサに基いて制御回路にＣＭＯＳをかなり容易且つ有効に集積させ、部品数を減少させ、したがって、システムの全体コストを減少させるという事実に関連している。 - 特許庁

The erasion operation control device 10 of a flash memory is provided with a common discharge circuit section 20 connecting electrically and directly at least one out of a source part CSL, a drain part CBL, and a substrate part CWL constituting respective cell MC00-MCmn constituting a cell array 9 of a flash memory circuit, and a gate part WL during erasion operation in the flash memory.例文帳に追加

フラッシュメモリ回路のセルアレイ９を構成するそれぞれのセルＭＣ００〜ＭＣｍｎを構成するソース部ＣＳＬ、ドレイン部ＣＢＬ及び基板部ＣＷＬの少なくとも一つと、ゲート部ＷＬとを当該フラッシュメモリに於ける消去動作中に電気的に直接接続させる共通放電回路部２０が設けられているフラッシュメモリの消去動作制御装置１０。 - 特許庁

The array substrate includes signal wiring for supplying signals to the respective pixels in an active area composed of a plurality of pixels, a drive circuit 30 disposed outside the active area and supplying the signals to the active area, and inspection wiring IW led out at least one of the drive circuit and signal wiring to at least two sides of substrate ends respectively.例文帳に追加

複数の画素によって構成されたアクティブエリアにおいて、各画素に対して信号を供給する信号配線と、 アクティブエリア外に配置され、アクティブエリアに信号を供給する駆動回路３０と、 駆動回路及び信号配線の少なくとも一方から、基板端の少なくとも２辺にそれぞれ引き出された検査配線ＩＷと、を備えたことを特徴とする。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array with a plurality of blocks each being the erasing unit; a ready/busy control circuit that outputs a busy signal when an internal operation is being done to the blocks; and a control unit that registers the blocks as defective blocks when the ready/busy control circuit outputs the busy signal in receiving an input of a bad block command.例文帳に追加

不揮発性半導体記憶装置は、消去単位であるブロックを複数有するメモリセルアレイと、ブロックに対する内部動作の実行期間中は、ビジー信号を出力するレディ／ビジー制御回路と、バッドブロックコマンドの入力を受けた時に、レディ／ビジー制御回路がビジー信号を出力している場合は、ブロックを不良ブロックとして登録する制御部と、を具備する。 - 特許庁

The array sensor device 1 reads out a differential signal of sensor outputs from a voltage-to-current converter 4 alternatively to a first read-out circuit 11 and a second read-out circuit 12 with alternatively changing between a sensor element Pn connected to a first input terminal In+ and a sensor element Pn connected to a second input terminal In- of the voltage-to-current converter 4 in order per read-out processing.例文帳に追加

アレイセンサ装置１は、読出処理ごとに、電圧電流変換器４における第１の入力端Ｉｎ＋に接続されるセンサ要素Ｐｎと第２の入力端Ｉｎ−に接続されるセンサ要素Ｐｎとを交互に順次変化させながら、電圧電流変換器４から出力される両センサ出力の差分信号を第１読出回路１１と第２読出回路１２に交互に読み出す。 - 特許庁