「array circuit」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

A nonvolatile semiconductor storage device relating to one embodiment includes a memory cell array provided with a plurality of memory cells, and a control circuit for applying read-out voltage to a selected memory cell and also applying read-out pass voltage to a non-selected memory cell to execute read-out operation.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを備えたメモリセルアレイと、選択メモリセルに読み出し電圧を印加するとともに、非選択メモリセルに読み出しパス電圧を印加して読み出し動作を実行する制御回路とを備える。 - 特許庁

The liquid crystal panel 20 has a picture element array in which pixels of a plurality of colors are arranged in one picture element and a plurality of pixels of the same color are arranged in one picture element and the driving circuit 40 drives the panel 20 so that gradation is generated in a plurality of pixels of the same color included in one picture element.例文帳に追加

液晶パネル２０は一画素中に複数色のピクセルが配置されると共に一画素中に同色のピクセルが複数配置された画素配列を有しており、駆動回路４０は一画素中に含まれる同色の複数のピクセルにおいて明暗が生じるようにパネルを駆動する。 - 特許庁

A circuit carrier-sensor attaching part 505 on which an electron array optical sensor 401 is mounted is driven to be translated by a linear motor on a plane orthogonal to the optical axis of a photographic optical system in order to reduce the movement (shake) of an image surface predicted from the shake of the camera detected during photographing.例文帳に追加

電子アレイ光センサ４０１がマウントされる回路キャリア・センサ取付部５０５は、撮影中に検出されるカメラの揺れから予測される像面の移動（ブレ）を低減するため、撮影光学系の光軸に直交する面内でリニアモータにより並進駆動される。 - 特許庁

The liquid crystal display device is provided with a display panel 100 comprising an array substrate AR, a counter substrate CT and a liquid crystal layer LQ and a control circuit 200 for setting a liquid crystal applied voltage which is applied to the liquid crystal layer LQ and controls the liquid crystal molecule alignment of liquid crystal material, in accordance with an image signal.例文帳に追加

アレイ基板ＡＲ、対向基板ＣＴ、および液晶層ＬＱを含む表示パネル１００と、液晶層ＬＱに印加され液晶材料の液晶分子配列を制御する液晶印加電圧を映像信号に対応して設定する制御回路２００とを備える。 - 特許庁

In the reconstructable hardware, which has unit components arranged in the shape of a secondary array so as to transfer the input/output signals among one another and capable of reconstructible an optional logic circuit, a peripheral mechanism for diagnosis, which returns signals transferred between adjacent unit components, is provided.例文帳に追加

二次元アレイ状に配置され隣接する相互間で入出力信号がやりとりされ、任意の論理回路が実現できる単位構成部を持つ再構成可能なハードウェアにおいて、隣接する単位構成部間で相互にやりとりする信号を折り返す診断用周辺機構を設けた。 - 特許庁

A semiconductor memory is provided with at least one memory array comprising many word lines sharing a bit line sense amplifier section, and a test circuit 14 activating simultaneously at least two word lines out of many word lines sharing the bit line sense amplifier section.例文帳に追加

半導体メモリ装置は、ビットラインセンスアンプ部を共有する多数のワードラインを含む少なくとも１つのメモリアレーと、テストモードにおいて、前記ビットラインセンスアンプ部を共有する多数本のワードラインのうち少なくとも２本のワードラインを同時に活性化させるテスト回路１４を具備する。 - 特許庁

These non-binary bit circuits are transmitted to the energizing circuit of space optical modulator array (30), respective non-binary bits are displayed by a symmetrical time with at least one prescribed point within a video frame time as a center, and the visual artifacts in relation to binary pulse width modulation are removed.例文帳に追加

空間光変調器アレイ（３０）の附勢回路にこれら非二進ビット回路を送信し、ビデオフレーム時間内の少なくとも１つの所定の点を中心とする対称的な時間で各非二進ビットをディスプレイし、二進パルス幅変調に関連した視覚的なアーティファクトを除く。 - 特許庁

A controlling circuit selects a first memory cell in which a reading current flowing after a selection transistor is turned on becomes a maximum value as a first reference cell from a first cell array under a state that the same first logic causing a resistance value to increase is stored in all of a plurality of first memory cells.例文帳に追加

制御回路は、複数の第１のメモリセルの全てに抵抗値が大きくなる同じ第１の論理を記憶させた状態で、選択トランジスタをオンして流れる読み出し電流が一番大きくなる第１のメモリセルを第１の参照セルとして第１のセルアレイから選定する。 - 特許庁

A line image 6a formed on a small mirror array 6 by projecting a light beam having its intensity modulated by a signal modulating circuit 11 from a semiconductor laser 1 is reduced by an imaging lens 7 and formed as a line image 8a on a microfilm 8.例文帳に追加

半導体レーザー１から信号変調回路１１により強度変調された光ビームを射出することによって小ミラーアレー６上に形成されたライン像６ａは結像レンズ７により縮小されてマイクロフィルム８上にライン像８ａとして形成される。 - 特許庁

To provide an SSC chip in which improvement of the yield and simplification of the step are attained compared with a conventional PLC chip having an optical waveguide circuit to which a spot size converter (SSC) is added, and to provide a fiber array with SSC, a PLC module with SSC, and a method for manufacturing the SSC chip.例文帳に追加

スポットサイズ変換器（ＳＳＣ）を付加した光導波路回路を有する従来のＰＬＣチップよりも歩留まりの向上と工程の簡素化を図れるＳＳＣチップ、ＳＳＣ付きファイバアレイ、ＳＳＣ付きＰＬＣモジュールおよびＳＳＣチップの製造方法を提供する。 - 特許庁

A memory device is such of a constitution that the device is provided with an array of resistive memory cells, including multi-bit storage, a counter having an increment step based on ambient temperature during operation, and a refresh circuit refreshing the memory cell, in response to the counter exceeding the preset value, and damages to storage data can be prevented.例文帳に追加

メモリ装置は、マルチビット記憶を含む抵抗メモリセルのアレイと、動作時の周囲温度に基づいた増加幅を有するカウンタと、上記カウンタが予め定められた値を超えたことに応じて、上記メモリセルをリフレッシュする回路とを備え、記憶データの破損を回避できる構成としている。 - 特許庁

An FPGA (Field Programmable Gate Array) control apparatus 20 has a configuration controller 22, a circuit selection part 24, a first input IF 26 which inputs configuration information on an FPGA 16 from a CPU 12, and a second input IF 28 which inputs output from the FPGA 16.例文帳に追加

ＦＰＧＡ制御装置２０は、コンフィギュレーション制御部２２と、回路選択部２４と、ＣＰＵ１２からＦＰＧＡ１６に関する設定情報を入力する第１の入力ＩＦ２６と、ＦＰＧＡ１６からの出力を入力する第２の入力ＩＦ２８とを有する。 - 特許庁

An actuator 9 and a solar cell 10 are formed on a semiconductor substrate 1 in which a control circuit is laminated and formed, then the actuator 9 and the solar cell 10 are divided to form the solar cell array comprising a plurality of the solar cells 10 each of which is held by the actuator 9.例文帳に追加

制御回路を積層形成した半導体基板１上に、アクチュエータ９と太陽電池１０とを形成し、アクチュエータ９及び太陽電池１０を分割して、各々がアクチュエータ９に保持された多数の太陽電池１０からなる太陽電池アレイを形成する。 - 特許庁

The semiconductor memory device is provided with a memory array including a plurality of memory cells having any of phase change elements, metal oxide resistance elements, and solid electrolytic elements, and a reference cell, and a reading circuit for reading data of a cell selected from the plurality of memory cells.例文帳に追加

半導体記憶装置は、相変化素子、金属酸化物抵抗素子、及び、固体電解質素子のいずれかを有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路とを具備する。 - 特許庁

To provide highly reliable multilayer circuit wiring board mounting a semiconductor chip and semiconductor package mounting a semiconductor chip by preventing concentration of stress on the outermost solder ball in a solder ball array.例文帳に追加

本発明の課題は、半導体チップを搭載する多層回路配線基板及び半導体チップを搭載した半導体パッケージにおいて、半田ボールアレイの最も外側の半田ボールへの応力集中を防ぎ、信頼性の高い多層回路配線基板及び半導体パッケージを提供することである。 - 特許庁

A memory array layer used for 3D RRAM is formed with peripheral circuit on a silicon substrate, and formed by depositing: silicon oxide layer; lower electrode material; silicon oxide; resistor material; silicon oxide; silicon nitride; silicon oxide; upper electrode material; and covering oxide.例文帳に追加

３Ｄ ＲＲＡＭで用いられるメモリアレイ層は、シリコン基板上の周辺回路で形成され、シリコン酸化物層、下部電極材料、シリコン酸化物、抵抗器材料、シリコン酸化物、シリコン窒化物、シリコン酸化物、上部電極およびカバーリング酸化物が堆積されて、形成される。 - 特許庁

An imaging terminal comprises an image sensing and processing circuit that includes a hybrid monochrome and color image sensor pixel array having a first subset of pixels provided by monochrome pixels without color filter elements and a second subset of pixels provided by color pixels having color filter elements.例文帳に追加

カラー・フィルタエレメントのないモノクロ・ピクセルによって提供されるピクセルの第１のサブセットと、カラー・フィルタエレメントを有するカラーピクセルにより提供されるピクセルの第２のサブセットを備える複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイを含むイメージセンサおよび処理回路を有するイメージング端末を提供する。 - 特許庁

A flexible printed wiring board 10 is constituted by forming the wiring pattern 12, electrically connected to a semiconductor bare chip 21 via a bump array, on a prescribed base material 11, and providing a short-circuit preventing overcoat layer 13 to a mounting region where the semiconductor bare chip 21 is mounted.例文帳に追加

フレキシブルプリント配線基板１０は、バンプアレイを介して半導体ベアチップ２１が電気的に接続された配線パターン１２が所定のベース材１１上に形成されているとともに、半導体ベアチップ２１を実装する実装領域にショート防止用のオーバーコート層１３が設けられて構成される。 - 特許庁

To provide a liquid-droplet discharge controller that allows to easily correct variations in characteristics of liquid droplets to be discharged among pressure chambers without deteriorating an array density of the pressure chambers and without complicating a drive-voltage setting or a driving circuit, and its control method.例文帳に追加

圧力室の配列密度を低下させることなく、かつ駆動電圧の設定あるいは駆動回路を複雑化させることなく、吐出される液滴の特性の圧力室間のばらつきを容易に補正することができる液滴吐出制御装置およびその制御方法を提供する。 - 特許庁

Signal pads 3 and power-supply pads 4 are arranged regularly along the side faces L1 to L4 of the surface 1a of a semiconductor chip 1, while each pad group P1 to P4 configuring each three power-supply pad 4 in an array shape are disposed regularly on an internal circuit 2 formed at the central section of the surface 1a.例文帳に追加

半導体チップ１の表面１ａの側辺Ｌ１〜Ｌ４に沿うように信号パッド３及び電源パッド４を規則的に配置するとともに、その中央部に形成された内部回路２上にも、例えば各々３個の電源パッド４がアレイ状からなる各パッド群Ｐ１〜Ｐ４を配置する。 - 特許庁

A picture frame light shielding layer 23 is formed of the same material as a blue (B) colored layer 20c on a circumference drive circuit 21 disposed in the picture frame region [B] of an array substrate 11, and at the same time a picture frame electrode 27 is formed of the same material as the pixel electrode 24 on the light shielding layer 23.例文帳に追加

アレイ基板１１の額縁領域［Ｂ］に配置される周辺駆動回路２１上に青（Ｂ）色着色層２０ｃと同一材料にて額縁遮光層２３を形成し、その上に画素電極２４と同一材料にて同時に額縁電極２７を形成する。 - 特許庁

A planar wave guide optical circuit 1 installs a reflection filter 4 in the inside of an oblique groove 3 formed so as to cross light guides 2_1-2_8, and detects reflection light from the reflection filter 4 with optical detectors 61_1-61_8 of an optical detector array 6 to monitor optical intensity of the signal light.例文帳に追加

平面導波路型光回路１において、光導波路２_1〜２_8を横切るように形成された斜めの溝３の内部に反射フィルタ４を設置し、反射フィルタ４からの反射光を光検出器アレイ６の光検出器６１_1〜６１_8で検出して、信号光の光強度をモニタする。 - 特許庁

The vehicle indicator includes an LED driving control circuit 47 controlling turning on/off of an LED array 1 according to image information to be displayed in synchronization with a timing signal generated by a rotary vane part 7 and a photointerrupter 8 detecting a plurality of rotational positions of a prism body 2.例文帳に追加

プリズム体２の複数の回転位置を検出する回転羽根部７及びフォトインタラプタ８とから生成されるタイミング信号に同期して、表示させる画像情報に応じて、ＬＥＤアレイ１の点灯、消灯を制御するＬＥＤ駆動回路４７と、を備える。 - 特許庁

The nonvolatile semiconductor memory device 10 includes a constant current circuit 500 to which write or erase is performed by a current which is subjected to constant current control in writing or erasure in electric processing to the memory cell Mmn in a memory cell array section 100.例文帳に追加

不揮発性半導体メモリ装置１０は、メモリセルアレイ部１００におけるメモリセルＭｍｎに対しての電気的処理による書き込みあるいは消去において、定電流制御された電流によって書き込みあるいは消去が行われる定電流回路５００を備える。 - 特許庁

As positioning of the substrate side wiring sections 22a to 22d with reference to the signal line driving IC 15 becomes easy, and an array substrate 3 side and a circuit substrate 29 side are electrically connected with only one tip section of the substrate side wiring sections 22a to 22d, connection man power is reduced and the productivity is improved.例文帳に追加

信号線駆動ＩＣ15に対する基板側配線部22a〜22dの位置決めが容易になるとともに、基板側配線部22a〜22dの一端部のみでアレイ基板３側と回路基板29側とを電気的に接続できるので、接続工数を抑制でき、製造性を向上できる。 - 特許庁

Therefore, two waveguide type optical multiplexing/demultiplexing circuits A and B have a configuration provided with two input parts, two array parts, and two output parts, and these parts are combined to realize 2×2×2=8 kinds of optical circuit configurations.例文帳に追加

これにより、２つの導波路型光合分波回路Ａ、Ｂは、２つの入力部、２つのアレイ部、２つの出力部を備えた構成となり、これらの各部における組み合わせにより、２Ｘ２Ｘ２＝８通りの光回路構成が可能となる導波路型光合分波器１である。 - 特許庁

In response to a specific signal PRE supplied from the outside when a power source is applied, the control circuit 120 executes the automatic reading operation of data from the specific address (0-order address) of the nonvolatile memory array so that the automatic reading data from this specific address are output to the outside.例文帳に追加

電源投入時に外部から供給される特定信号ＰＲＥに応答して、制御回路１２０は不揮発性メモリアレイの特定のアドレス(アドレス０番地)からデータの自動読み出しの動作を実行して、この特定のアドレスからの自動読み出しデータを外部へ出力するようにした。 - 特許庁

A write-protect control circuit stores a starting block address and an ending block address in the write region of the non-volatile memory array and selectively activates the write enable signal, in accordance with whether an external address has escaped from the write address region between the starting and ending block addresses.例文帳に追加

書き込み防止制御回路は、不揮発性メモリアレイの書き込み領域の始まりブロックアドレスと終了ブロックアドレスを貯蔵し、外部アドレスが始まりブロックアドレスと終了ブロックアドレスとの間の書き込みアドレス領域を脱したか否かに従って、書き込みイネーブル信号を選択的に活性化させる。 - 特許庁

To ensure sufficient bonding strength while employing a quick thermosetting adhesive where thermosetting progresses in a several seconds when the reinforcing plate of TAB(tape automated bonding) tape and the heat dissipation plate of a semiconductor chip are bonded to manufacture a BGA(ball grid array) integrated circuit package.例文帳に追加

ＢＧＡ型集積回路パッケージを製造するためＴＡＢテープの補強板と半導体チップの放熱板とを接着するにあたり、数秒で硬化が進行する急速硬化型の熱硬化性接着剤を用いながらも充分な接着強度を得ることを目的とする。 - 特許庁

The ultrasonic device comprises a first flexible layer, a second flexible layer, a flexible circuit between the first flexible layer and the second flexible layer, and at least an array of a capacitive ultrasonic transducer between the first flexible layer and the second flexible layer that are electrically connected to the flexible circuit and configured so as to respond to electric energy applied through the flexible circuit and transmit ultrasonic energy through the second flexible layer.例文帳に追加

超音波デバイスが、第１柔軟層と、第２柔軟層と、 前記第１柔軟層と前記第２柔軟層の間の柔軟回路と、前記柔軟回路を介して加えられた電気エネルギーに応答して、前記第２柔軟層を経て超音波エネルギーを伝達するように構成された、前記柔軟回路に電気的に結合された前記第１柔軟層と前記第２柔軟層の間の容量性超音波変換器の少なくとも１つのアレイとを備えること、からなる。 - 特許庁

This photodetector includes a single semiconductor substrate 10 and the sample light photodiode array 7a and reference light photodiode array 7b formed on the surface of the substrate 10 and the spectra of both sample and reference lights are respectively detected by the photodiode arrays 7a, 7b and absorbancies are calculated at every wavelength from the sample light signal and reference light signal at the same time by a signal processing circuit 9.例文帳に追加

この検出器は単一の半導体基板１０とその表面に形成されたサンプル光用フォトダイオードアレイ７a及びリファレンス光用フォトダイオードアレイ７bとを含み、サンプル光のスペクトル及びリファレンス光のスペクトルはサンプル光用フォトダイオードアレイ７a及びリファレンス光用フォトダイオードアレイ７bによってそれぞれ検出され、信号処理回路９により、同一時刻におけるサンプル光信号及びリファレンス光信号から波長毎に吸光度が求められる。 - 特許庁

This distance depth map device is equipped with a light source for irradiating an object with a scanning light subjected to luminance modulation, an image element array which converts a light reflected from the object to an electric signal and is subjected to sensitivity modulation synchronous with the luminance modulation, and an image element driving circuit which drives the image element array and reads a signal synchronously with the scanning of the scanning light.例文帳に追加

本発明の一態様によると、対象物に輝度変調した走査光を照射する光源と、上記対象物よりの反射光を電気信号に変換するもので、上記輝度変調と同期して感度変調された画素アレイと、上記走査光に走査に同期して、上記画素アレイに駆動及び信号の読み出しを行う画素駆動回路とを有することを特徴とする距離画像入力装置が提供される。 - 特許庁

A semiconductor memory device 1 includes a memory cell array H40 having a plurality of memory cells, an SR timer circuit H80 deciding a period of self-refresh of the memory cells, a refresh counter H20 generating an internal address signal being an object of self-refresh, and a circuit outputting a pulse activation signal for executing continuous refresh operation in one period of self-refresh.例文帳に追加

本発明の一態様に係る半導体記憶装置１は、複数のメモリセルを有するメモリセルアレイＨ４０と、メモリセルのセルフリフレッシュの周期を決定するＳＲタイマー回路Ｈ８０と、セルフリフレッシュの対象となるメモリセルの内部アドレス信号を生成するリフレッシュカウンタＨ２０と、セルフリフレッシュの１周期間に、連続してリフレッシュ動作を実行するためのパルス活性信号を出力する回路とを備えるものである。 - 特許庁

By a control circuit 2000, after receiving the flag signal by the control circuit, a memory device begins to output data associated with a previously received command onto at least one data signal line from a memory array in the predetermined number of read clock cycles, and the aforementioned number of read clock cycles is preliminarily determined according to a feature of signal propagation in order to equalize it to the read latency of the memory device.例文帳に追加

制御回路２０００は、制御回路が前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れたコマンドに関連するデータをメモリデバイスがメモリアレイから少なくとも１つのデータ信号線上に出力開始し、メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められる。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

This integrated circuit device is composed of a bus, at least two units connected with the bus and a monitoring circuit 150 configured to monitor transactions between at least two units through the bus and store transaction information in the FPGA (Field Programmable Gate Array) embedded memory 151 and store bus monitoring information in the FPGA embedded memory at an FPGA design step during SoC design.例文帳に追加

本発明の集積回路装置はバスと、バスと連結された少なくとも二つの装置と、バスを通じた少なくとも二つの装置の間のトランザクションを観察し、トランザクション情報をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）エンベデットメモリに貯蔵するモニタリング回路とを含み、ＳｏＣ設計の時、ＦＰＧＡ設計段階でＦＰＧＡエンベデットメモリにバスモニタリング情報を貯蔵することができる。 - 特許庁

For inspection, a current flowing on the basis of the potential difference between a voltage applied from an array tester 110 to the wires 101 and voltages applied from the row electrode driving circuit 15 to the row electrodes G1, G2,..., Gm is measured to inspect whether the row electrodes G1, G2,..., Gm are defective electrically.例文帳に追加

検査に際しては、アレイテスタ１１０からアレイ基板上配線１０１へ印加した電圧と行電極駆動回路１５から行電極Ｇ１，Ｇ２，…Ｇｍへ印加した電圧との電位差により流れる電流を測定することで、行電極Ｇ１，Ｇ２，…Ｇｍの電気的な不良の有無を検査する。 - 特許庁

The semiconductor circuit comprising a substantially transparent thin film transistor and lines constituted by a substantially transparent conductive material having an electrical contact which conducts electricity to the thin film transistor is disposed on the surface of the color filter facing the side opposite to the substrate 3 while performing alignment with a filter array pattern.例文帳に追加

前記カラーフィルターが基材３の反対側に臨む面に、実質的に透明な薄膜トランジスタと前記薄膜トランジスタに導通される電気的接点を有する実質的に透明な導電材料によって構成される配線とを有する半導体回路を、前記フィルター配列パターンと位置合わせを行って設けた。 - 特許庁

A light shielding layer 13 is formed on the solid protection film 9 in order to cover at least one part of the circuit of the nondisplay area, in the electroluminescent display formed with the solid protection film 9 on a two-dimensional light emitting element array arranged two-dimensionally with a plurality of elements on a substrate 1.例文帳に追加

基板１の上に複数の素子が２次元に配置された２次元発光素子アレイの上に固体保護膜９が形成された電場発光表示装置において、少なくとも非表示領域の回路の一部を覆うように、前記固体保護膜９上に遮光層１３が形成されていることを特徴とする。 - 特許庁

In a readout circuit 14A arranged in each column of a matrix-shaped array of unit pixels 11, a reset signal Vp and a pixel signal Vd are respectively sampled by a switch 21 a plurality of times each, and addition is performed by a feedback capacitor 26 so that an amplification rate can be optionally set according the number of sampling times.例文帳に追加

単位画素１１の行列状配列の列毎に配される読み出し回路１４Ａにおいて、リセット信号Ｖｐおよび画素信号Ｖｄについてそれぞれ、スイッチ２１によって複数回ずつサンプリングしかつ帰還容量２６で加算するようにし、サンプリングの回数によって増幅率を任意に設定可能な構成とする。 - 特許庁

To allow even the general user of a solar power generator to easily evaluate the output performance of a solar battery array or an inverter circuit without using any exclusive measuring equipment or depending on any expert by integrating a self-output performance evaluating function into the device itself with respect to a system link type solar power generator.例文帳に追加

系統連系型太陽光発電装置において、装置自体に自己出力性能評価機能を組み込むことにより、専用の計測器を用いず、また専門家に頼らずに、一般人である太陽光発電装置のユーザーであっても容易に太陽電池アレイやインバータ回路の出力性能の評価が行えるようにする。 - 特許庁

The liquid crystal display device 10 includes: a liquid crystal display panel DP in which an OCB liquid crystal is held between an array substrate AR and a counter substrate CT; a backlight BL for illuminating the liquid crystal display panel DP; and a drive control circuit DR for drive-controlling the liquid crystal display panel DP and the backlight BL.例文帳に追加

液晶表示装置１０はアレイ基板ＡＲおよび対向基板ＣＴ間にＯＣＢ液晶を保持した液晶表示パネルＤＰと、液晶表示パネルＤＰを照明するバックライトＢＬと、液晶表示パネルＤＰおよびバックライトＢＬの駆動制御を行う駆動制御回路ＤＲとを備える。 - 特許庁

The drive control circuit reduces the effective value of a drive voltage being supplied to the coil array when the coil temperature detected by the temperature sensor exceeds a first predetermined threshold, and regulates the drive voltage such that the reduction width of the effective value increases as the detection object temperature increases.例文帳に追加

駆動制御回路は、温度センサで検出されたコイル温度が所定の第１の閾値を超えたときにはコイル列に供給する駆動電圧の実効値を低減させるとともに、前記検出対象温度が高くなるほど前記実効値の低減幅が大きくなるように前記駆動電圧を調整する。 - 特許庁

By a voltage changeover circuit 14, a first boost voltage (VPP) is supplied to the main word driver 12 in a predetermined area to which the selected main word line MWL belongs, among a plurality of areas divided from a memory cell array, while in areas other than the area, a second boost voltage (VPPL) lower than the first boost voltage is supplied to the main word driver 12.例文帳に追加

電圧切り替え回路１４は、メモリセルアレイを分割した複数の領域のうち、選択されたメインワード線ＭＷＬが属する所定領域では第１の昇圧電圧（ＶＰＰ）を、それ以外の領域では第１の昇圧電圧より低い第２の昇圧電圧（ＶＰＰＬ）を、メインワードドライバ１２に供給する。 - 特許庁

The package contains a flexible macromolecular film 32 having electronic circuits on its one or more main surfaces, a flip-chip integrated circuit 30 fixed to the first surface of the film 32 and having bumps, an array of solder balls 37 fixed to the second surface of the film 32, and devices sealed in a molded plastic material 38.例文帳に追加

パッケージには、１つ以上の主表面上の電子回路を有するフレキシブル高分子材フィルム３２と、第１の表面に固着される、バンプのあるフリップ・チップ集積回路３０と、第２の表面に固着される半田ボール３７のアレイと、プラスティック成型材料３８中に封止される装置とが含まれている。 - 特許庁