「array circuit」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

The liquid crystal display device is provided with a display panel 100 comprising an array substrate AR, a counter substrate CT and a liquid crystal layer LQ and a control circuit 200 for setting a liquid crystal applied voltage which is applied to the liquid crystal layer LQ and controls the liquid crystal molecule alignment of liquid crystal material, in accordance with an image signal.例文帳に追加

アレイ基板ＡＲ、対向基板ＣＴ、および液晶層ＬＱを含む表示パネル１００と、液晶層ＬＱに印加され液晶材料の液晶分子配列を制御する液晶印加電圧を映像信号に対応して設定する制御回路２００とを備える。 - 特許庁

This assembling apparatus for assembling a circuit board 110 comprises an upper surface which receives a compressive force; and a lower surface which compresses a plurality of compressors 140 in a Land Grid Array assembly and allows a simultaneous approach to a plurality of fasteners 135 in connection with the compressors.例文帳に追加

回路基板１１０を組み立てるための組立装置は、圧縮力を受ける上面と、ランド・グリッド・アレイ組立体における複数の圧縮装置１４０を圧縮し、同時に、前記圧縮装置に関連した複数の締結具１３５への接近を可能にする下面が含まれている。 - 特許庁

An FPGA (Field Programmable Gate Array) control apparatus 20 has a configuration controller 22, a circuit selection part 24, a first input IF 26 which inputs configuration information on an FPGA 16 from a CPU 12, and a second input IF 28 which inputs output from the FPGA 16.例文帳に追加

ＦＰＧＡ制御装置２０は、コンフィギュレーション制御部２２と、回路選択部２４と、ＣＰＵ１２からＦＰＧＡ１６に関する設定情報を入力する第１の入力ＩＦ２６と、ＦＰＧＡ１６からの出力を入力する第２の入力ＩＦ２８とを有する。 - 特許庁

An actuator 9 and a solar cell 10 are formed on a semiconductor substrate 1 in which a control circuit is laminated and formed, then the actuator 9 and the solar cell 10 are divided to form the solar cell array comprising a plurality of the solar cells 10 each of which is held by the actuator 9.例文帳に追加

制御回路を積層形成した半導体基板１上に、アクチュエータ９と太陽電池１０とを形成し、アクチュエータ９及び太陽電池１０を分割して、各々がアクチュエータ９に保持された多数の太陽電池１０からなる太陽電池アレイを形成する。 - 特許庁

Common electrodes 17 are respectively fitted to the rear surfaces of LED array chips 3 each of which is provided with a plurality of light emitting elements, and the chips 3 are conductively bonded to a circuit board 1 with a conductive adhesive 19 applied to the central parts of the electrodes 17.例文帳に追加

複数の発光素子を備えたＬＥＤアレイチップ３の裏面には共通電極１７が設けられており、共通電極１７の中央部に導電性接着剤１９を施し、この導電性接着剤１９によりＬＥＤアレイチップ３を回路基板１に導通可能に接着する。 - 特許庁

This antenna device is provided with plural element antennas arrayed in planar fashion, plural receivers, a beam former having plural A/D- conversion circuits, plural weight arithmetic circuits, plural weight multiplying circuits and one adder circuit, and a memory device for holding calibration data and an array-oriented directivity weight.例文帳に追加

平面状に配列された複数の素子アンテナと、複数の受信機と、複数のＡ／Ｄ変換回路と、複数のウェイト演算回路、複数のウェイト乗算回路、及び1つの加算回路を有するビーム形成器と、キャリブレーションデータとアレー指向性ウェイトを保持するメモリ装置を備えるアンテナ装置とする。 - 特許庁

To provide an infrared solid state imaging device with high in temperature detection sensitivity and small in temperature detection sensitivity fluctuation, in the infrared solid state imaging device which includes a grounded source amplifier circuit containing a field effect transistor, with arranging the field effect transistors which are a heat sensitive body in an array configuration.例文帳に追加

感熱体である電界効果トランジスタをアレイ状に配置し、電界効果トランジスタを含むソース接地増幅回路を備えた赤外線固体撮像装置において、温度検出感度が高く、かつ温度検出感度のばらつきを小さくした赤外線固体撮像装置を提供する。 - 特許庁

In another method, bit line capacity is made approximately twice as much as capacity at the time of normal use and minute potential difference between a pair of bit lines is made approximately the same as that of a normal DRAM circuit having a single array by turning on all four bit line separating switches 23-26 and performing read-out operation.例文帳に追加

他の方法では、４つのビット線分離スイッチ２３〜２６を全てオンにして読み出し動作を行うことにより、ビット線容量を通常使用時の約２倍にしてビット線対間微小電位差を、シングルセルアレイを有する通常のＤＲＡＭ回路の場合と同程度にする。 - 特許庁

The flash memory device has an interface circuit which sequentially receives an instruction and an address in synchronization with an external system clock after predetermined, first latency from a point when a chip enable signal is activated, in reading operation, programmed operation and erasing operation of a flash memory cell array.例文帳に追加

フラッシュメモリセルアレイ、読み取り動作、プログラム動作及び消去動作時に、チップイネーブル信号が活性化される時点から所定の第１レイテンシ後に、外部システムクロックに同期して命令とアドレスとを順次に受信するインターフェース回路を備えることを特徴とするフラッシュメモリ装置。 - 特許庁

In a semiconductor memory device in which write-in and read- out of data are performed for a memory array in accordance with address information, the device is provided with an address converting circuit 23 generating new address information by performing some change for one part or all of the address information in accordance with a control signal for test.例文帳に追加

アドレス情報に応じてメモリアレイに対してデータの書き込み及び読み出しが行われる半導体集積回路において、テスト用制御信号に応じて、アドレス情報の一部又は全てに一定の変更を施して新たなアドレス情報を生成するアドレス変換回路２３を設ける。 - 特許庁

To solve such a problem that read and write cycles of a memory cell takes double time when a memory cell in which two bits/cell is stored is used and to provide a peripheral control circuit having memory array constitution in which area can be reduced.例文帳に追加

１メモリセルに２ビットを蓄積するメモリアレイ構成においても、１回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。 - 特許庁

In this optical module, since resistance heaters 3a and 3b and temp. sensors 4a and 4b are formed on the same surface of the clad surface of a waveguide element 1, the temp. difference of the resistance heaters 3a and 3b, the temp. sensors 4a and 4b and an array waveguide type grating optical circuit 9, etc., is reduced.例文帳に追加

導波路素子１のクラッド表面の同一面内に、抵抗体ヒータ３ａ、３ｂと温度センサ４ａ、４ｂとが形成されているので、抵抗体ヒータ３ａ、３ｂ、温度センサ４ａ、４ｂ及びアレー導波路型グレーティング光回路９等の温度差が低減される。 - 特許庁

A scanning line driving circuit 13 successively outputs a driving pulse DS to respective scanning lines DSL to select the pixels 11 in line sequence, whereby the pixels 11 are driven only for the time width of the driving pulse DS on the basis of the distributed data signal to display an image on the pixel array part 12.例文帳に追加

走査線駆動回路１３は、各走査線ＤＳＬに順次駆動パルスＤＳを出力して画素１１を線順次で選択し、以って該分配されたデータ信号に基き駆動パルスＤＳの時間幅だけ画素１１を駆動して画素アレイ部１２に画像を表示する。 - 特許庁

A signal from an image pickup means 1 provided with a solid state image pickup device and a color difference sequential type color filter array is supplied to a camera signal processing IC 100 through a front end circuit 2 and then supplied to a camera signal processing block 4 through the high speed continuous photographing contact (a) of a change-over switch 3.例文帳に追加

固体撮像素子と色差順次方式の色フィルタアレイとが設けられた撮像手段１からの信号がフロントエンド回路２を通じてカメラ信号処理ＩＣ１００に供給され、切り換えスイッチ３の高速連写側接点ａを通じてカメラ信号処理ブロック４に供給される。 - 特許庁

Since the positional information of packaging points is considered when finding the array of the component supplies, the number of useless packaging routes is reduced and packaging time can be shortened as compared with a conventional case for optimizing packaging routes only on the circuit board.例文帳に追加

したがって、部品供給部の配列を求めるに際し実装点の位置情報が考慮されていることから、従来のように回路基板上のみの実装経路を最適化する場合に比べると、無駄な実装経路が減少し、実装時間の短縮化を図ることができる。 - 特許庁

A memory array layer used for 3D RRAM is formed with peripheral circuit on a silicon substrate, and formed by depositing: silicon oxide layer; lower electrode material; silicon oxide; resistor material; silicon oxide; silicon nitride; silicon oxide; upper electrode material; and covering oxide.例文帳に追加

３Ｄ ＲＲＡＭで用いられるメモリアレイ層は、シリコン基板上の周辺回路で形成され、シリコン酸化物層、下部電極材料、シリコン酸化物、抵抗器材料、シリコン酸化物、シリコン窒化物、シリコン酸化物、上部電極およびカバーリング酸化物が堆積されて、形成される。 - 特許庁

An imaging terminal comprises an image sensing and processing circuit that includes a hybrid monochrome and color image sensor pixel array having a first subset of pixels provided by monochrome pixels without color filter elements and a second subset of pixels provided by color pixels having color filter elements.例文帳に追加

カラー・フィルタエレメントのないモノクロ・ピクセルによって提供されるピクセルの第１のサブセットと、カラー・フィルタエレメントを有するカラーピクセルにより提供されるピクセルの第２のサブセットを備える複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイを含むイメージセンサおよび処理回路を有するイメージング端末を提供する。 - 特許庁

To provide a liquid-droplet discharge controller that allows to easily correct variations in characteristics of liquid droplets to be discharged among pressure chambers without deteriorating an array density of the pressure chambers and without complicating a drive-voltage setting or a driving circuit, and its control method.例文帳に追加

圧力室の配列密度を低下させることなく、かつ駆動電圧の設定あるいは駆動回路を複雑化させることなく、吐出される液滴の特性の圧力室間のばらつきを容易に補正することができる液滴吐出制御装置およびその制御方法を提供する。 - 特許庁

Signal pads 3 and power-supply pads 4 are arranged regularly along the side faces L1 to L4 of the surface 1a of a semiconductor chip 1, while each pad group P1 to P4 configuring each three power-supply pad 4 in an array shape are disposed regularly on an internal circuit 2 formed at the central section of the surface 1a.例文帳に追加

半導体チップ１の表面１ａの側辺Ｌ１〜Ｌ４に沿うように信号パッド３及び電源パッド４を規則的に配置するとともに、その中央部に形成された内部回路２上にも、例えば各々３個の電源パッド４がアレイ状からなる各パッド群Ｐ１〜Ｐ４を配置する。 - 特許庁

A picture frame light shielding layer 23 is formed of the same material as a blue (B) colored layer 20c on a circumference drive circuit 21 disposed in the picture frame region [B] of an array substrate 11, and at the same time a picture frame electrode 27 is formed of the same material as the pixel electrode 24 on the light shielding layer 23.例文帳に追加

アレイ基板１１の額縁領域［Ｂ］に配置される周辺駆動回路２１上に青（Ｂ）色着色層２０ｃと同一材料にて額縁遮光層２３を形成し、その上に画素電極２４と同一材料にて同時に額縁電極２７を形成する。 - 特許庁

A planar wave guide optical circuit 1 installs a reflection filter 4 in the inside of an oblique groove 3 formed so as to cross light guides 2_1-2_8, and detects reflection light from the reflection filter 4 with optical detectors 61_1-61_8 of an optical detector array 6 to monitor optical intensity of the signal light.例文帳に追加

平面導波路型光回路１において、光導波路２_1〜２_8を横切るように形成された斜めの溝３の内部に反射フィルタ４を設置し、反射フィルタ４からの反射光を光検出器アレイ６の光検出器６１_1〜６１_8で検出して、信号光の光強度をモニタする。 - 特許庁

A flexible printed wiring board 10 is constituted by forming the wiring pattern 12, electrically connected to a semiconductor bare chip 21 via a bump array, on a prescribed base material 11, and providing a short-circuit preventing overcoat layer 13 to a mounting region where the semiconductor bare chip 21 is mounted.例文帳に追加

フレキシブルプリント配線基板１０は、バンプアレイを介して半導体ベアチップ２１が電気的に接続された配線パターン１２が所定のベース材１１上に形成されているとともに、半導体ベアチップ２１を実装する実装領域にショート防止用のオーバーコート層１３が設けられて構成される。 - 特許庁

The vehicle indicator includes an LED driving control circuit 47 controlling turning on/off of an LED array 1 according to image information to be displayed in synchronization with a timing signal generated by a rotary vane part 7 and a photointerrupter 8 detecting a plurality of rotational positions of a prism body 2.例文帳に追加

プリズム体２の複数の回転位置を検出する回転羽根部７及びフォトインタラプタ８とから生成されるタイミング信号に同期して、表示させる画像情報に応じて、ＬＥＤアレイ１の点灯、消灯を制御するＬＥＤ駆動回路４７と、を備える。 - 特許庁

The nonvolatile semiconductor memory device 10 includes a constant current circuit 500 to which write or erase is performed by a current which is subjected to constant current control in writing or erasure in electric processing to the memory cell Mmn in a memory cell array section 100.例文帳に追加

不揮発性半導体メモリ装置１０は、メモリセルアレイ部１００におけるメモリセルＭｍｎに対しての電気的処理による書き込みあるいは消去において、定電流制御された電流によって書き込みあるいは消去が行われる定電流回路５００を備える。 - 特許庁

As positioning of the substrate side wiring sections 22a to 22d with reference to the signal line driving IC 15 becomes easy, and an array substrate 3 side and a circuit substrate 29 side are electrically connected with only one tip section of the substrate side wiring sections 22a to 22d, connection man power is reduced and the productivity is improved.例文帳に追加

信号線駆動ＩＣ15に対する基板側配線部22a〜22dの位置決めが容易になるとともに、基板側配線部22a〜22dの一端部のみでアレイ基板３側と回路基板29側とを電気的に接続できるので、接続工数を抑制でき、製造性を向上できる。 - 特許庁

Therefore, two waveguide type optical multiplexing/demultiplexing circuits A and B have a configuration provided with two input parts, two array parts, and two output parts, and these parts are combined to realize 2×2×2=8 kinds of optical circuit configurations.例文帳に追加

これにより、２つの導波路型光合分波回路Ａ、Ｂは、２つの入力部、２つのアレイ部、２つの出力部を備えた構成となり、これらの各部における組み合わせにより、２Ｘ２Ｘ２＝８通りの光回路構成が可能となる導波路型光合分波器１である。 - 特許庁

In response to a specific signal PRE supplied from the outside when a power source is applied, the control circuit 120 executes the automatic reading operation of data from the specific address (0-order address) of the nonvolatile memory array so that the automatic reading data from this specific address are output to the outside.例文帳に追加

電源投入時に外部から供給される特定信号ＰＲＥに応答して、制御回路１２０は不揮発性メモリアレイの特定のアドレス(アドレス０番地)からデータの自動読み出しの動作を実行して、この特定のアドレスからの自動読み出しデータを外部へ出力するようにした。 - 特許庁

A write-protect control circuit stores a starting block address and an ending block address in the write region of the non-volatile memory array and selectively activates the write enable signal, in accordance with whether an external address has escaped from the write address region between the starting and ending block addresses.例文帳に追加

書き込み防止制御回路は、不揮発性メモリアレイの書き込み領域の始まりブロックアドレスと終了ブロックアドレスを貯蔵し、外部アドレスが始まりブロックアドレスと終了ブロックアドレスとの間の書き込みアドレス領域を脱したか否かに従って、書き込みイネーブル信号を選択的に活性化させる。 - 特許庁

To ensure sufficient bonding strength while employing a quick thermosetting adhesive where thermosetting progresses in a several seconds when the reinforcing plate of TAB(tape automated bonding) tape and the heat dissipation plate of a semiconductor chip are bonded to manufacture a BGA(ball grid array) integrated circuit package.例文帳に追加

ＢＧＡ型集積回路パッケージを製造するためＴＡＢテープの補強板と半導体チップの放熱板とを接着するにあたり、数秒で硬化が進行する急速硬化型の熱硬化性接着剤を用いながらも充分な接着強度を得ることを目的とする。 - 特許庁

The ultrasonic device comprises a first flexible layer, a second flexible layer, a flexible circuit between the first flexible layer and the second flexible layer, and at least an array of a capacitive ultrasonic transducer between the first flexible layer and the second flexible layer that are electrically connected to the flexible circuit and configured so as to respond to electric energy applied through the flexible circuit and transmit ultrasonic energy through the second flexible layer.例文帳に追加

超音波デバイスが、第１柔軟層と、第２柔軟層と、 前記第１柔軟層と前記第２柔軟層の間の柔軟回路と、前記柔軟回路を介して加えられた電気エネルギーに応答して、前記第２柔軟層を経て超音波エネルギーを伝達するように構成された、前記柔軟回路に電気的に結合された前記第１柔軟層と前記第２柔軟層の間の容量性超音波変換器の少なくとも１つのアレイとを備えること、からなる。 - 特許庁

This distance depth map device is equipped with a light source for irradiating an object with a scanning light subjected to luminance modulation, an image element array which converts a light reflected from the object to an electric signal and is subjected to sensitivity modulation synchronous with the luminance modulation, and an image element driving circuit which drives the image element array and reads a signal synchronously with the scanning of the scanning light.例文帳に追加

本発明の一態様によると、対象物に輝度変調した走査光を照射する光源と、上記対象物よりの反射光を電気信号に変換するもので、上記輝度変調と同期して感度変調された画素アレイと、上記走査光に走査に同期して、上記画素アレイに駆動及び信号の読み出しを行う画素駆動回路とを有することを特徴とする距離画像入力装置が提供される。 - 特許庁

This photodetector includes a single semiconductor substrate 10 and the sample light photodiode array 7a and reference light photodiode array 7b formed on the surface of the substrate 10 and the spectra of both sample and reference lights are respectively detected by the photodiode arrays 7a, 7b and absorbancies are calculated at every wavelength from the sample light signal and reference light signal at the same time by a signal processing circuit 9.例文帳に追加

この検出器は単一の半導体基板１０とその表面に形成されたサンプル光用フォトダイオードアレイ７a及びリファレンス光用フォトダイオードアレイ７bとを含み、サンプル光のスペクトル及びリファレンス光のスペクトルはサンプル光用フォトダイオードアレイ７a及びリファレンス光用フォトダイオードアレイ７bによってそれぞれ検出され、信号処理回路９により、同一時刻におけるサンプル光信号及びリファレンス光信号から波長毎に吸光度が求められる。 - 特許庁

By a control circuit 2000, after receiving the flag signal by the control circuit, a memory device begins to output data associated with a previously received command onto at least one data signal line from a memory array in the predetermined number of read clock cycles, and the aforementioned number of read clock cycles is preliminarily determined according to a feature of signal propagation in order to equalize it to the read latency of the memory device.例文帳に追加

制御回路２０００は、制御回路が前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れたコマンドに関連するデータをメモリデバイスがメモリアレイから少なくとも１つのデータ信号線上に出力開始し、メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められる。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

A semiconductor memory device 1 includes a memory cell array H40 having a plurality of memory cells, an SR timer circuit H80 deciding a period of self-refresh of the memory cells, a refresh counter H20 generating an internal address signal being an object of self-refresh, and a circuit outputting a pulse activation signal for executing continuous refresh operation in one period of self-refresh.例文帳に追加

本発明の一態様に係る半導体記憶装置１は、複数のメモリセルを有するメモリセルアレイＨ４０と、メモリセルのセルフリフレッシュの周期を決定するＳＲタイマー回路Ｈ８０と、セルフリフレッシュの対象となるメモリセルの内部アドレス信号を生成するリフレッシュカウンタＨ２０と、セルフリフレッシュの１周期間に、連続してリフレッシュ動作を実行するためのパルス活性信号を出力する回路とを備えるものである。 - 特許庁

This integrated circuit device is composed of a bus, at least two units connected with the bus and a monitoring circuit 150 configured to monitor transactions between at least two units through the bus and store transaction information in the FPGA (Field Programmable Gate Array) embedded memory 151 and store bus monitoring information in the FPGA embedded memory at an FPGA design step during SoC design.例文帳に追加

本発明の集積回路装置はバスと、バスと連結された少なくとも二つの装置と、バスを通じた少なくとも二つの装置の間のトランザクションを観察し、トランザクション情報をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）エンベデットメモリに貯蔵するモニタリング回路とを含み、ＳｏＣ設計の時、ＦＰＧＡ設計段階でＦＰＧＡエンベデットメモリにバスモニタリング情報を貯蔵することができる。 - 特許庁

The liquid crystal display includes contact hole parts on a gate line driving circuit and includes the light-shielding layer formed with a metal material on the color filter substrate, wherein an insulating film is formed to cover the light-shielding layer of the color filter substrate in an area facing the contact hole parts on the array substrate.例文帳に追加

ゲート線駆動回路にコンタクトホール部を有し、カラーフィルタ基板に金属材料により形成された遮光層を有する液晶表示装置において、アレイ基板上のコンタクトホール部に対向する領域において、カラーフィルタ基板の遮光層を覆って絶縁膜を形成することを特徴とする。 - 特許庁

Five stages of distributors 11 having a 2-distribution function are repeated for the antenna configuration to provide a feeding circuit configuration of the parallel feeding system capable of distributing and supplying the high frequency current to the antenna elements of 2^5 sets thereby realizing the planer array antenna with a broadband input impedance characteristic.例文帳に追加

このアンテナ構成に２分配機能を有する分配器１１を５段繰り返し、２の５乗個のアンテナ素子３に高周波電流を分配、供給することのできる並列給電方式の給電回路構成を備えることによって、広帯域な入力インピーダンス特性を有する平面アレイアンテナを実現することができる。 - 特許庁

The semiconductor storage device has a low power consumption mode which uses the redundancy and a high speed performance mode which does not use the redundancy, and includes a variable delay circuit 4 for changing timing for issuing a cell array control signal to select the memory cell, in the low power consumption mode and high speed performance mode.例文帳に追加

半導体記憶装置は、リダンダンシを使用する低消費電力モードと、リダンダンシを使用しない高速動作モードとを有し、低消費電力モードと高速動作モードとで、メモリセルを選択するためのセルアレイ制御信号を発行するタイミングを変更するための遅延量可変回路４を備えている。 - 特許庁

The package contains a flexible macromolecular film 32 having electronic circuits on its one or more main surfaces, a flip-chip integrated circuit 30 fixed to the first surface of the film 32 and having bumps, an array of solder balls 37 fixed to the second surface of the film 32, and devices sealed in a molded plastic material 38.例文帳に追加

パッケージには、１つ以上の主表面上の電子回路を有するフレキシブル高分子材フィルム３２と、第１の表面に固着される、バンプのあるフリップ・チップ集積回路３０と、第２の表面に固着される半田ボール３７のアレイと、プラスティック成型材料３８中に封止される装置とが含まれている。 - 特許庁

The present invention includes a cell array 11a, a plurality of word lines WLi, a plurality of bit lines BLi, a plurality of switching circuits SWi for column selection whose end nodes are connected to the corresponding bit lines, respectively, and a leakage current compensating circuit 12 whose output node is connected to other ends of the switching circuits.例文帳に追加

セルアレイ11aと、複数のワード線WLiと、複数のビット線BLiと、各ビット線に対応して設けられ、各一端ノードが対応するビット線へ接続されたカラムセレクト用の複数のスイッチング回路SWiと、スイッチング回路の他端ノードに共通に出力ノードが接続されたリーク電流補償回路12とを具備する。 - 特許庁

The present LED array circuit includes an LED pair made up of a first LED 101 and a second LED 102 connected in parallel to the first LED 101 and an AC power source 100 for supplying an AC voltage to the LED pair, wherein the first LED 101 and the second LED 102 make connection oppositely directed to each other.例文帳に追加

本ＬＥＤアレイ回路は、第１ＬＥＤ１０１とそれに並列連結された第２ＬＥＤ１０２から構成されたＬＥＤ対と；上記ＬＥＤ対に交流電圧を供給する交流電源１００を含み、上記第１ＬＥＤ１０１は上記第２ＬＥＤ１０２と互いに反対方向で連結されている。 - 特許庁

An array substrate has wiring and circuit elements formed by a polysilicon process on a transparent substrate of glass etc., wherein an analog video signal supply section 11 and an analog video signal supply part 12 are arranged point-symmetrically, and a scan line driving part 21 and a scan line driving part 22 are also arranged point-symmetrically.例文帳に追加

ガラスなどの透明な基板上に、ポリシリコンプロセスにより配線や回路素子を形成したアレイ基板において、アナログ映像信号供給部１１とアナログ映像信号供給部１２の配置を点対称とし、併せて走査線駆動部２１と走査線駆動部２２の配置も点対称とした構成とする。 - 特許庁

Transistor elements Tr corresponding to each of the plurality of pixels PX are formed in a plurality of element formation regions 401, separated from one another by non-element formation regions 425, out of an image circuit formation region 10b overlapping with the image display region 10a on a TFT array substrate 10.例文帳に追加

ＴＦＴアレイ基板１０上における画像表示領域１０ａに重なる画素回路形成領域１０ｂのうち非素子形成領域４２５によって互いに隔てられた複数の素子形成領域４０１領域に、複数の画素ＰＸの夫々に対応するトランジスタ素子Ｔｒが形成されている。 - 特許庁

The ultrasonic non-destructive inspection device 1 comprises a voltage control section 100 formed of a timer 102, a CPU (Central Processing Unit) 10a, and a transmission pulse generating section 11, and a driving circuit 12X formed of a single element driving section 14, a phased array driving section 15, a power supply 16A, and a switch 101.例文帳に追加

超音波非破壊検査装置１は、タイマー１０２と、ＣＰＵ（中央演算装置）１０ａと、送信パルス発生部１１とからなる電圧制御部１００と、シングルエレメント駆動部１４と、フェーズドアレー駆動部１５と、電源部１６Ａと、スイッチ１０１とからなる駆動回路１２Ｘとを内部に有する。 - 特許庁