「array circuit」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

This device comprises: a semiconductor memory circuit including a memory cell array wherein normal cells are integrated; and the fuse circuit wherein fuse cells 1 storing the operating information of the semiconductor memory circuit are integrated.例文帳に追加

ノーマルセルが集積されるメモリセルアレイを含む半導体メモリ回路と、半導体メモリ回路の動作情報を記憶するフューズセル１が集積されるフューズ回路とを有する。 - 特許庁

To reduce the cell size of the base cell of a semiconductor integrated circuit device while improving the degree of freedom in circuit designing in the case of using a gate array type semiconductor integrated circuit device.例文帳に追加

ゲートアレイ型の半導体集積回路装置を使用する場合の回路設計の自由度を高くしながら、半導体集積回路装置のベースセルのセルサイズを小さくする。 - 特許庁

A storage circuit 71 stores an address of a block when a failure occurs when the erasure circuit erases data from the prescribed block of the memory cell array by the erasure circuit.例文帳に追加

記憶回路７１は、消去回路によるメモリセルアレイの所定のブロックに対するデータの消去動作時に不良が発生した場合、ブロックのアドレスを記憶する。 - 特許庁

Power source circuits 13, 22 are provided corresponding to memory arrays 12, 21, the memory array 12 is coupled to the power source circuit 13 through a switch 15, also, the memory array 21 is coupled to the power source circuit 22 through a switch 24.例文帳に追加

メモリアレイ１２、２１に対応して、電源回路１３、２２を設け、メモリアレイ１２と電源回路１３とをスイッチ１５を介して、また、メモリアレイ２１と電源回路２２とをスイッチ２４を介して結合する。 - 特許庁

To reduce man-hours concerning a circuit for testing a gate array provided in a one-chip ASIC microcomputer and automatically convert test vectors for the gate array to test vectors for a semiconductor integrated circuit device.例文帳に追加

ゲート・アレイ部を備えたワンチップＡＳＩＣマイコンにおいて、ゲート・アレイ部の試験のための回路についての工数を削減し、ゲート・アレイ部のテストベクタを半導体集積回路装置のテストベクタに自動で変換する。 - 特許庁

In a memory relieving circuit, fuse data in which a defective word line of a spare array is replaced by a spare word line are obtained from a fuse circuit for replacing spare word line corresponding to a defective unit array.例文帳に追加

メモリ救済回路が、置換されたスペアアレイの不良ワード線をスペアワード線に置換するヒューズデータを不良単位アレイに対応するスペアワード線置換用ヒューズ回路から得るようにしたものである。 - 特許庁

The integrated semiconductor circuit which is wired with a metal layer and has the dummy gate array is characterized in that a power supply circuit of the dummy gate array is provided with a switching element.例文帳に追加

メタル層で配線がなされるとともにダミーゲートアレイを有する集積半導体回路において、ダミーゲートアレイの電源回路にスイッチング素子を設けたことを特徴とする集積半導体回路を提供する。 - 特許庁

To provide a scan flip-flop circuit, in which normal operation is performed at a high speed while reducing power consumption and furthermore, the selector section is simplified, and its array and an integrated circuit incorporating that array.例文帳に追加

通常動作を高速化しまた低消費電力化し，さらに，セレクタ部分を簡素化したスキャンフリップフロップ回路，およびその列，およびその列を内蔵する集積回路装置を提供すること。 - 特許庁

A capacity load means connects the output terminal of the power supply circuit 113 to the decoder of the main body memory cell array 101 when the power supply circuit 113 supplies power to the ROM memory cell array 104.例文帳に追加

容量負荷手段は、電源回路１１３がＲＯＭメモリセルアレイ１０４に電力を供給する時に本体メモリセルアレイ１０１のデコーダに電源回路１１３の出力端子を接続する。 - 特許庁

A phased array antenna includes a circuit board and a balanced, series fed array antenna formed from a plurality of antenna elements positioned in at least two spiral antenna arms on the circuit board.例文帳に追加

フェーズドアレイアンテナは、回路基板と、回路基板上の少なくとも２つのスパイラルアンテナアーム内に配置される複数のアンテナ素子から形成される、バランスの取れた、直列給電型アンテナアレイを含む。 - 特許庁

In a SRAM, a PCEQH circuit 4 is arranged in a memory cell array (region A) as a first pre-charge section, and a PCEQ circuit 1 is arranged at a border region of a memory cell array as a second pre-charge section.例文帳に追加

ＳＲＡＭは、ＰＣＥＱＨ回路４が第１のプリチャージ部として、メモリセルアレイ内（領域Ａ）に配置され、ＰＣＥＱ回路１が第２のプリチャージ部として、メモリセルアレイの境界領域に配置される。 - 特許庁

An X-ray detecting element array is composed of a scintillator 2, and a light detecting element array provided with a switch circuit comprising a light detecting element array 6 having a light receiving zone separated in a channel direction and a slice direction, and a switch element array 3 to change plural outputs in the light receiving zone for introducing to an external circuit.例文帳に追加

シンチレータ２とチャンネル方向及びスライス方向に分離された受光領域を持つ光検出素子アレイ６と受光領域の複数の出力を切り替えて外部回路に導くスイッチ素子アレイ３とから成るスイッチ回路付光検出素子アレイとでＸ線検出素子アレイを構成する。 - 特許庁

The semiconductor integrated circuit device is provided with a boosting circuit 1, a level detection circuit 2, an internal voltage generation circuit 3, an address buffer (ADB) 4, an address decoder (RDC) 5, and a memory cell array (MCA) 6.例文帳に追加

半導体集積回路装置は、昇圧回路１と、レベル検知回路２と、内部電圧発生回路３と、アドレスバッファ（ＡＤＢ）４と、アドレスデコーダ（ＲＤＣ）５と、メモリセルアレイ（ＭＣＡ）６とを備える。 - 特許庁

A DDR memory is constituted of a data input circuit 9 for DDR only, a data input circuit 10 for SDR only, a word line control circuit 21, a bit line control circuit 22, and a memory cell array 23.例文帳に追加

ＤＤＲメモリは、ＤＤＲ専用データ入力回路９、ＳＤＲ専用データ入力回路１０、ワード線制御回路２１、ビット線制御回路２２、及び、メモリセルアレイ２３で構成される。 - 特許庁

This device comprises a memory cell array, a global word line, a global decoder circuit, a local decoder circuit, and a sector selection circuit, a word line selection switch of a global decoder circuit 110 is constituted of two NMOS transistors 200 and 202.例文帳に追加

メモリセルアレイ、グローバルワードライン、グローバルデコーダ回路、ローカルデコーダ回路およびセクタ選択回路を含み、グローバルデコーダ回路１１０のワードライン選択スイッチは２つのＮＭＯＳトランジスタ２００，２０２で構成される。 - 特許庁

A mixed LSI40 comprises an FeRAM cell array 44, a cell operation circuit part 45, which provided in the peripheral region of the FeRAM cell array, comprises at least a sense amplifier circuit and a decoder circuit, and a logic part 42 which performs a prescribed calculation and input/output processings, in cooperation with the FeRAM cell array and cell operation circuit part.例文帳に追加

本混載ＬＳＩ４０は、ＦｅＲＡＭセルアレイ４４と、ＦｅＲＡＭセルアレイの周辺領域に設けられ、少なくともセンスアンプ回路及びデコーダ回路を備えたセル動作回路部４５と、ＦｅＲＡＭセルアレイ及びセル動作回路部と協動して所定の演算処理及び入出力処理を行うロジック部４２とを混載した、混載ＬＳＩ半導体装置である。 - 特許庁

Only a first level shift circuit LSI out of two kinds of level shift circuits is arranged at a local word drive line driving circuit LWD being near from a memory cell array MCA, a second level shift circuit LS2 is arranged at a global word drive line driving circuit GWD being far from the memory cell array MCA.例文帳に追加

メモリセルアレイＭＣＡから近い、ローカルワードドライブ線駆動回路ＬＷＤには、二種類のレベルシフト回路のうちの第１のレベルシフト回路ＬＳ１のみを配置し、第２のレベルシフト回路ＬＳ２をメモリセルアレイＭＣＡから離れたグローバルワードドライブ線駆動回路ＧＷＤに配置している。 - 特許庁

The vertical circuit breakers 1A-1F are so arranged, on the side of the in-circuit connection busbar and inter-circuit connection main busbar, that the array direction is parallel to the main axis direction of the in-circuit connection busbar and inter-circuit connection main bus bar.例文帳に追加

縦型遮断器１Ａ〜１Ｆを回線内接続母線及び回線間接続主母線の側方に、その配列方向が回線内接続母線及び回線間接続主母線の主軸の方向と平行になるように配置する。 - 特許庁

To provide an adaptive array control apparatus and adaptive array processing control method, wherein if adaptive array control is used in a wireless communication system in which a multicarrier scheme is introduced, expansion in circuit scale relating to adaptive array control is suppressed and processing relating to adaptive array control can be simplified.例文帳に追加

マルチキャリア方式が導入された無線通信システムにおいてアダプティブアレイ制御が用いられる場合において、アダプティブアレイ制御に関する回路規模の増大を抑制するとともに、アダプティブアレイ制御に関する処理を簡素化できるアダプティブアレイ制御装置及びアダプティブアレイ処理制御方法を提供する。 - 特許庁

A circuit for dividing each word line in the memory cell array along the row direction of the memory cell array 1 is provided and the fault in the memory cell array 1 can be localized furthermore by dividing the memory cell array 1 into a plurality of blocks.例文帳に追加

また、メモリセルアレイの列方向に沿ってメモリセルアレイの各ワード線を分割する分割回路を設け、前記メモリセルアレイを複数のブロックに分割することにより、前記メモリセルアレイの内部に含まれる故障箇所の範囲をさらに絞り込むことが可能になる。 - 特許庁

A driving circuit 100 drives an LED array 2 including a plurality of LEDs 4 connected in series.例文帳に追加

駆動回路１００は、直列に接続された複数のＬＥＤ４を含むＬＥＤアレイ２を駆動する。 - 特許庁

To divide a pixel array and a peripheral circuit into two or four to arrange them in this image sensor.例文帳に追加

イメージセンサにおいて、ピクセルアレイと周辺回路を、２分割又は４分割して配置できるようにする。 - 特許庁

The image sensor array has a plurality of photo sensors each coupled with a transfer circuit.例文帳に追加

各光センサと結合された１つの転送回路を有する複数の光センサを有する画像センサアレイである。 - 特許庁

The SRAM includes a plurality of voltage control circuit corresponding to respective ones of the plurality of columns of the array.例文帳に追加

ＳＲＡＭは、アレイの複数の列のそれぞれの１つに対応する複数の電圧制御回路を含む。 - 特許庁

The driving circuit 100 drives an LED array 2 including a plurality of LEDs 4 connected in series.例文帳に追加

駆動回路１００は、直列に接続された複数のＬＥＤ４を含むＬＥＤアレイ２を駆動する。 - 特許庁

To provide a socket for a pin grid array package which makes a high density mounting on a printed circuit board possible.例文帳に追加

プリント回路基板に対する高密度実装を可能とするＰＧＡパッケージ用ソケットを提供すること。 - 特許庁

A OR circuit 70 takes OR of inputted plural fail data and outputs them to the memory array 16.例文帳に追加

ＯＲ回路７０は、入力された複数のフェイルデータのＯＲをとり、メモリアレイ１６に出力する。 - 特許庁

Each pixel circuit of an active matrix type display array 101 is configured to current-drive the organic EL device.例文帳に追加

アクティブマトリクス型表示アレイ１０１の各画素回路は、有機ＥＬ素子を電流駆動する構成とする。 - 特許庁

To provide a layout having the shortest wiring distance between an FPGA (Field Programmable Gate Array) pin and a peripheral circuit pin corresponding thereto.例文帳に追加

ＦＰＧＡピンをそれに対応する周辺回路ピンに最短距離で配線接続するレイアウト。 - 特許庁

That is, part of write-in data generated by the pattern generating circuit is written directly in a parity cell array.例文帳に追加

すなわち、パターン生成回路が生成する書き込みデータの一部がパリティセルアレイに直接書き込まれる。 - 特許庁

An automatic control circuit 22 switches conducting direction of the air-core coil array depending on the movement of the sliding door.例文帳に追加

自動制御回路２２は、引戸の動きに応じて前記空芯コイル列の通電方向を切り換える。 - 特許庁

To achieve an addressing operation for addressing a memory element inside a cross-point diode array and to realize a sensing circuit.例文帳に追加

交点ダイオードメモリアレイ内のメモリエレメントにアクセスするためのアドレス指定及びセンシング回路の実現。 - 特許庁

To provide a ball grid array for forming a reproducibly electric connector with a low loss on a surface of a circuit board.例文帳に追加

回路基板の面に低損失で再生可能な電気連結部を形成するボール・グリッド・アレイの提供。 - 特許庁

To provide a small-signal and low-power read-data bus driver for an integrated circuit device incorporated with a memory array.例文帳に追加

メモリアレイを組込む集積回路装置のための小信号、ローパワーのリードデータバスドライバを提供する。 - 特許庁

The SRAM device 100 is provided with (1) a SRAM array 110 connected to a peripheral circuit 120 of a row by a word line and connected to a peripheral circuit 130 of a column by a bit line and (2) a low voltage control circuit 140 of the array applying an intensified low operating voltage V_ESS to the SRAM array during at least a part of the active mode.例文帳に追加

本発明のSRAMデバイス100は、(1)ワードラインによってローの周辺回路120に接続され、ビットラインによってカラムの周辺回路130に接続されるSRAMのアレー110と、(2)アクティブモードの少なくとも１部の間、増強された低動作電圧Ｖ_ESSを前記SRAMのアレーに与えるアレーの低電圧制御回路140とを有する。 - 特許庁

This digital signal processor is provided with an NOP control field in each instruction word stored in a program memory array circuit 130.例文帳に追加

プログラムメモリアレイ回路１３０に記憶される各命令語におけるＮＯＰ制御フィールドを設ける。 - 特許庁

To provide an array antenna apparatus capable of simplifying a digital beam forming (DBF) processing circuit and of achieving reduction in costs.例文帳に追加

ＤＢＦ処理回路の簡素化及び低コスト化を実現できるアレイアンテナ装置を提供すること。 - 特許庁

The cell bias circuit 1 supplies bias voltage to a drain of each memory cell constituting the memory cell array 3.例文帳に追加

セルバイアス回路１は，メモリセルアレイ３を構成する各メモリセルのドレインにバイアス電圧を供給する。 - 特許庁

A peripheral circuit for driving a memory cell transistor in a memory cell array includes at least a first transistor.例文帳に追加

メモリセルアレイ中のメモリセルトランジスタを駆動するための周辺回路は、少なくとも第１のトランジスタを含む。 - 特許庁

To realize a waveguide type optical multiplexer/demultiplexer circuit having an array waveguide that is small in the difference in the optical path length.例文帳に追加

光路長差の小さなアレイ導波路を有する導波路型光合分波回路を実現する。 - 特許庁

An antenna switching circuit 1 connects the antenna elements included in any array to the receiving circuits.例文帳に追加

アンテナ切り換え回路１は、いずれかのアレーに含まれる各アンテナ素子を各受信回路部分に接続する。 - 特許庁

A p-type sense amplifier SAP is located at the position between this decoupling circuit Td and a memory array 1.例文帳に追加

このデカップリング回路Ｔｄとメモリセルアレイ１との間の位置に、ｐ型センスアンプＳＡＰが位置する。 - 特許庁

A delay circuit delays an asynchronous clock signal outputted through the forward delay array.例文帳に追加

遅延回路は前記正方向遅延アレイを経由して出力される非同期クロック信号を遅延させる。 - 特許庁

The sensor has an NMOSFET for each probe 2 as the switch array of the signal processing circuit 3.例文帳に追加

このセンサは、信号処理回路３のスイッチアレイとして、ＮＭＯＳＦＥＴを各プローブ２毎に備えている。 - 特許庁

The semiconductor memory includes a block array having plural memory blocks, a page selection circuit and a page buffer.例文帳に追加

半導体記憶装置は、複数のメモリブロックを有するブロックアレイと、ページ選択回路と、ページバッファと、を備える。 - 特許庁