「array circuit」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

An addressing circuit (250) operates to address one or more memory element in a crosspoint memory array (25).例文帳に追加

アドレス指定回路(250)は、クロスポイントメモリアレイ(25)内の１つ以上のメモリ素子をアドレス指定するよう動作可能である。 - 特許庁

The angle sensor, distance sensor and processing circuit cooperate to determine a displacement of the magnetic sensor array from a reference point.例文帳に追加

角度センサ、距離センサおよび処理回路は、基準点からの磁気センサアレイの変位を突き止めるよう協働する。 - 特許庁

The write circuit (24) for a large array (10) of memory cells (12) of Magnetic Random Access Memory (MRAM) device (8).例文帳に追加

磁気ランダムアクセスメモリ（ＭＲＡＭ）装置（８）のメモリセル（１２）の大規模なアレイ（１０）のための書き込み回路（２４）。 - 特許庁

TEST CONTACT SYSTEM FOR TESTING INTEGRATED CIRCUIT WITH PACKAGE HAVING ARRAY OF SIGNAL AND POWER CONTACT例文帳に追加

信号および電力接点のアレイを有するパッケージを備えた集積回路を試験するための試験接点システム - 特許庁

A memory array 101 of the memory circuit 100 includes at least one memory cell 101a for storing data.例文帳に追加

メモリ回路１００のメモリアレイ１００ａは、データを記憶する少なくとも一つのメモリセル１０１ａを含む。 - 特許庁

In the terminal MS, an antenna control circuit 102 controls the directivity of a phased array antenna on the basis of the parameter θ.例文帳に追加

端末ＭＳでは、アンテナ制御回路１０２がパラメータθに基づきフェーズドアレイアンテナの指向性を制御する。 - 特許庁

This connector has a configuration that contact array parts 100, 200, a wiring circuit board 300 and a soldering part 400 are to be included.例文帳に追加

コンタクト配列部１００，２００、配線基板３００、及びはんだ付け部４００を含む構成とする。 - 特許庁

To provide an LED circuit which permits an LED array structure to be changed depending on an input voltage level.例文帳に追加

本発明は、入力電圧のレベルに応じてＬＥＤ配列構造の変更が可能なＬＥＤ回路に関する。 - 特許庁

To provide a semiconductor memory device which restrains the area increase rate of a memory cell array and on which an ECC circuit is mounted.例文帳に追加

メモリセルアレイの面積増加率を抑えてＥＣＣ回路を搭載した半導体記憶装置を提供する。 - 特許庁

The waveguide type dispersion compensation circuit includes a first array waveguide diffraction grating, a second array waveguide diffraction grating, and a phase control waveguide array coupling the two array waveguide diffraction gratings, wherein the number of waveguides in the phase control waveguide array is twice or more of the number of array waveguides in the first and second array waveguide diffraction gratings.例文帳に追加

本発明の導波路型分散補償回路は、第１のアレイ導波路回折格子と、第２のアレイ導波路回折格子と、上記２つのアレイ導波路回折格子を結合する位相制御導波路アレイとを備える導波路型分散補償回路において、上記位相制御導波路アレイの導波路本数が、第１及び第２のアレイ導波路回折格子のアレイの導波路本数の２倍以上であることを特徴とする。 - 特許庁

At that time, the laser drive circuit is controlled so that the laser array is lit out in predetermined time T1 since lighting the laser array and that a next beam is lit in a predetermined time T2 (T1<T2) since lighting the laser array.例文帳に追加

このとき、レーザアレイを点灯させてから予め定めたＴ１時間後に消灯すると共に、レーザアレイを点灯してから予め定めたＴ２（Ｔ１＜Ｔ２）後に次のビームを点灯するようにレーザ駆動回路を制御する。 - 特許庁

The power supply control circuit supplies the first power supply voltage to the regular cell array and the second power supply voltage to the redundant cell array when the redundant cell array is not used during the normal operation for allowing access to the memory cell.例文帳に追加

電源制御回路は、メモリセルのアクセスを許可する通常動作モード中に、冗長セルアレイが使用されないときに、レギュラーセルアレイに第１電源電圧を供給し、冗長セルアレイに第２電源電圧を供給する。 - 特許庁

This circuit is provided with a memory cell array 1, an ATD circuit 7 detecting transition of a row address signal and transition of a column address signal, and a control circuit 5 generating an internal circuit control signal having desired length required for row access for the memory cell array based on only a detected output of the ATD circuit and controlling row access and column access based on this control signal.例文帳に追加

メモリセルアレイ1 と、ロウアドレス信号の遷移およびカラムアドレス信号の遷移をそれぞれ検知するATD 回路7 と、ATD 検知出力のみに基づいてメモリセルアレイに対するロウアクセスに必要な所望の長さの内部回路制御信号を発生し、この制御信号に基づいてロウアクセスおよびカラムアクセスを制御する制御回路5 とを具備する。 - 特許庁

In a semiconductor memory provided with a redundant circuit replacing the defective cell existing on a memory cell array by a redundant cell and relieving the defect, data DQ0-DQ15 of plural bits externally given are written into a memory cell in a memory cell array 30 by a write circuit 40, and read out from the memory cell array 30 by a read circuit 50.例文帳に追加

メモリセルアレイ上に存在する不良セルを冗長セルで置換して欠陥を救済する冗長回路を備えた半導体記憶装置において、外部から与えられる複数ビットのデータＤＱ０〜ＤＱ１５を書き込み回路４０によりメモリセルアレイ３０内のメモリセルに書き込み、これを読み出し回路５０によりメモリセルアレイ３０から読み出す。 - 特許庁

A lighting device includes a constant current circuit 1003 capable of driving an LED array 1011, in which the anode-side end parts of the LED arrays 1011 and 1012 are common, and a constant current control circuit 3 capable of driving the LED array 1012.例文帳に追加

ＬＥＤアレイ１０１１および１０１２のアノード側の端部を共通にして、ＬＥＤアレイ１０１１の駆動が可能な定電流回路１００３と、ＬＥＤアレイ１０１２の駆動が可能な定電流制御回路３とを備える。 - 特許庁

To avoid a resistance delay in a selected gate region and a peripheral circuit region while miniaturizing a memory cell array region and perform a gate processing of the memory cell array region, the selected gate region, and the peripheral circuit region simultaneously.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避し、かつメモリセルアレイ領域と選択ゲート領域と周辺回路領域とのゲート加工を同時に行う。 - 特許庁

Thus, an increase in new array input pins and a load required to generate dedicated pulse signals are eliminated from an external control circuit and the reduction in the cost and the size of the device is realized by packaging the charge pump circuit on the array substrate.例文帳に追加

これにより、外部制御回路で新たなアレイ入力ピンの増設や専用のパルス信号を生成する負担を削減して、アレイ基板上にチャージポンプ回路を作り込むことによる低コスト化とコンパクト化の効果が得られる。 - 特許庁

This control circuit is configured to block the performance of the first operation on the first flash memory array detecting an indication from the address compare circuit that the applied row address is outside the unlock area of the flash memory array.例文帳に追加

この制御回路は、アドレス比較回路から検出された供給アドレスがフラッシュメモリアレイの解除領域外部にあるという指示に応答してフラッシュメモリアレイ上での第１動作の実行を阻止するように構成される。 - 特許庁

The 1st liquid crystal display panel has a display area, a driving circuit, and an array board 33 with relay wiring formed thereon, and the 2nd liquid crystal display panel has a display area, and an array board 53 with a driving circuit formed thereon.例文帳に追加

第１液晶表示パネルは、表示領域、駆動回路、および中継配線が形成されたアレイ基板３３を有し、第２液晶表示パネルは、表示領域、および駆動回路が形成されたアレイ基板５３を有している。 - 特許庁

The switch circuit introduces an output of a slice element row of a selected optical detection element array to the external circuit, and connects an output of a slice element row which is not used for measuring to a common grounding potential of the optical detection element array 6.例文帳に追加

前記スイッチ回路は、選択された光検出素子アレイのスライス素子列の出力を外部回路へ導くと共に計測に用いないスライス素子列の出力を前記光検出素子アレイの共通接地電位に接続する。 - 特許庁

A probe unit (110) includes an array of transducer cells (103) formed along a first plane (P21) and an integrated circuit structure (106), formed along a second plane (P22) parallel to the first plane, including an array of circuit cells (227).例文帳に追加

探触子ユニット（１１０）は、第１の面（Ｐ２１）に沿って形成されたトランスジューサセル（１０３）のアレイと、第１の面と平行な第２の面（Ｐ２２）に沿って形成された回路セル（２２７）のアレイを有する集積回路構造（１０６）とを含む。 - 特許庁

To avoid a resistance delay in a selective gate region and a peripheral circuit region while miniaturizing a memory cell array region, and to form simultaneously gates in the memory cell array region, the selective gate region and the peripheral circuit region.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避し、かつメモリセルアレイ領域と選択ゲート領域と周辺回路領域とのゲート加工を同時に行う。 - 特許庁

In layout structure of the semiconductor memory apparatus 100, a memory cell array 1 is held between the input buffer circuit 5 and the output buffer circuit 6 and the bypass line passes through the memory cell array 1, in a flat view.例文帳に追加

半導体記憶装置１００のレイアウト構造では、平面視上、メモリセルアレイ１は入力バッファ回路５と出力バッファ回路６とに挟まれて配置されており、バイパス線はメモリセルアレイ１間を通って配置されている。 - 特許庁

The semiconductor memory device 1 is provided with: a memory cell array 2; a sense amplifier section 3; a column decoder 4; an address buffer 5a; an address buffer 5b; a row decoder 6; a control circuit 7; an input buffer circuit 8; an output buffer circuit 9; a power regeneration circuit 10; and a voltage step-down circuit 12.例文帳に追加

半導体記憶装置１には、メモリセルアレイ２、センスアンプ部３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、制御回路７、入力バッファ回路８、出力バッファ回路９、電力回生回路１０、及び降圧回路１２が設けられている。 - 特許庁

The tester 1 of a semiconductor integrated circuit comprises a liquid crystal source driver 2 as a semiconductor integrated circuit being tested DUT, a differential amplifier circuit array module 3, a tester 4 for system LSI, and a reference voltage generating circuit 5.例文帳に追加

半導体集積回路の試験装置１には、被試験半導体集積回路ＤＵＴとしての液晶ソースドライバ２、差動増幅回路アレイモジュール３、システムＬＳＩ用テスタ４、及び基準電圧発生回路５が設けられている。 - 特許庁

When matching is determined by the repair determination circuit RJ0, the access control circuit AC selects any of the memory array ARY0 or ARY1 in accordance with an external signal CX13T<1:0> which is input to the access control circuit AC, and selects the spare area 110 included in the selected memory array ARY for access.例文帳に追加

アクセス制御回路ＡＣは、救済判定回路ＲＪ０により一致判定がなされたときには、CX13T<1:0>にしたがってメモリアレイＡＲＹ０、ＡＲＹ１のいずれかを選択し、選択した側のメモリアレイＡＲＹに含まれる予備領域１１０をアクセス先として選択する。 - 特許庁

The image sensor 12 incorporates: a pixel array 20; a DSP circuit 21 for processing light receiving signals from pixels of the pixel array 20; a memory 22 for storing information or the like to be used for processing by the DSP circuit 21; and a driver circuit 23 for driving the infrared LED.例文帳に追加

イメージセンサ１２には、ピクセルアレイ２０と、ピクセルアレイ２０の各ピクセルからの受光信号を処理するＤＳＰ回路２１と、ＤＳＰ回路２１による処理の際に用いる情報等を格納するメモリ２２と、上記赤外ＬＥＤを駆動するドライバ回路２３とが内蔵されている。 - 特許庁

An input circuit 240 for inputting a signal thereto, a memory array 260 for holding data, and a peripheral circuit 250 for controlling this memory array are driven by the internal power from internal power source circuits 220, 270, and an output circuit for outputting a signal is driven by an external power source 210.例文帳に追加

信号が入力される入力回路２４０、データを保持するメモリアレイ２６０、このメモリアレイを制御する周辺回路２５０は内部電源回路２２０、２７０からの内部電源によって駆動し、信号を出力する出力回路は外部電源２１０によって駆動する。 - 特許庁

An input circuit 240 in which a signal is inputted, a memory array 260 which holds data and a peripheral circuit 250 which controls the memory array are driven by internal power sources from internal power source circuits 220, 270 and an output circuit which outputs the signal is driven by an external power source 210.例文帳に追加

信号が入力される入力回路２４０、データを保持するメモリアレイ２６０、このメモリアレイを制御する周辺回路２５０は内部電源回路２２０、２７０からの内部電源によって駆動し、信号を出力する出力回路は外部電源２１０によって駆動する。 - 特許庁

A speaker array unit 1 is structured to use a printed circuit board 40 as a rear face of a sealing cavity 30, thereby improving the assembly property in comparison with conventional speaker array devices.例文帳に追加

スピーカアレイユニット１では、密閉用キャビティ３０の後面としてプリント基板４０を使用する構造であるため、従来のスピーカアレイ装置に比べて、組み立て性を向上させることができる。 - 特許庁

The multiplier comprises a multiplication array 41 for generating a partial product by performing a multiplication of a multiplier and a multiplicand, and a partial product control circuit 42 which generates an enable signal for activating an effective region in the multiplication array corresponding to effective digits of the multiplier and the multiplicand.例文帳に追加

本発明に係る乗算装置は、乗数と被乗数との乗算を行うことによって部分積を生成する乗算アレイと、部分積制御回路とを備える。 - 特許庁

A controller 15 is connected to the multi beam laser array 12 provided with a plurality of light emitting points CH1-CH4 arranged in an array and to a timing signal generation circuit 19.例文帳に追加

制御装置１５は、複数の発光点が一列に配置された発光点ＣＨ１〜ＣＨ４を備えたマルチビームレーザアレイ１２及びタイミング信号発生回路１９と接続されている。 - 特許庁

One end of an LED array 150 is connected with the terminal pair A1/A2 through a diode OR circuit 110, and the other end of the LED array 150 is connected with the terminal pair B1/B2.例文帳に追加

端子対Ａ１／Ａ２にダイオードＯＲ回路１１０を介してＬＥＤアレイ１５０の一方端が接続され、端子対Ｂ１／Ｂ２にＬＥＤアレイ１５０の他方端が接続される。 - 特許庁

The semiconductor integrated circuit device comprises a semiconductor chip (17); a memory array (3) disposed on the semiconductor chip (17); and first, second decoder trains (5-1, 5-2) disposed along both ends of the memory cell array (3).例文帳に追加

半導体チップ（１７）と、半導体チップ（１７）に配置されたメモリセルアレイ（３）と、メモリセルアレイ（３）の両端に沿って配置された第１、第２デコーダ列（５-１、５-２）とを具備する。 - 特許庁

An operation control circuit 2 controlling write-in to a memory cell of a memory cell array 1 is provided between the memory cell array 1, a data input buffer 3, and a data output buffer 4.例文帳に追加

メモリセルアレイ１とデータ入力バッファ３及びデータ出力バッファ４の間には、メモリセルアレイ１のメモリセルへの書き込みを制御する演算制御回路２が設けられている。 - 特許庁

Next, entry of an address of movement origin of the memory array is read out, held in a read-out data holding circuit, and the held entry of an address of the movement address is written in the address of movement destination of the memory array.例文帳に追加

次に、メモリアレイの移動元アドレスのエントリを読み出して、読み出しデータ保持回路に保持し、保持された移動元アドレスのエントリをメモリアレイの移動先アドレスに書き込む。 - 特許庁

A data input and output circuit includes a plurality of first selection circuits and second and third selection circuits to input data to a memory cell array or output data read from the memory cell array.例文帳に追加

データ入出力回路は、複数の第１選択回路、および第２、第３選択回路を有し、メモリセルアレイにデータを入力し、またはメモリセルアレイから読み出したデータを出力する。 - 特許庁

The cell gate insulation film is patterned to leave the cell gate insulation film on the first area of a cell array area, and the second area and the peripheral circuit area of the cell array area are exposed.例文帳に追加

セルゲート絶縁膜をパターニングしてセルアレイ領域の第１領域上にセルゲート絶縁膜を残して、セルアレイ領域の第２領域及び周辺回路領域を露出させる。 - 特許庁

The nonvolatile semiconductor memory includes: a memory cell array 10 having a plurality of memory cells including electrically programmable anti-fuse elements; and a control circuit 20 for controlling the memory cell array.例文帳に追加

不揮発性半導体記憶装置は、電気的にプログラム可能なアンチフューズ素子を含む複数のメモリセルを有するメモリセルアレイ１０と、メモリセルアレイを制御する制御回路２０とを備える。 - 特許庁

Reception weight vector calculators 112, 212, corresponding to the respective antenna groups conduct adaptive array processing and give a corresponding array output to a maximum ratio combining circuit 18.例文帳に追加

それぞれのアンテナ群に対応する受信ウェイトベクトル計算機１１２，２１２によってアダプティブアレイ処理が行なわれ、対応するアレイ出力が最大比合成回路１８に与えられる。 - 特許庁

To effectively cool a module at an inexpensive cost, when the module is made into a circuit board on which a bear chip is directly assembled and the module is assembled on the circuit board by a ball grid array to make a compound circuit board.例文帳に追加

ベアチップを直接実装する回路基板を一つのモジュールとし、該モジュールをボールグリットアレイにより回路基板に実装して複合回路基板とする際、モジュールを低コストで効果的に冷却すること。 - 特許庁

A memory cell selecting operation is arbitrated by an arbitrating circuit 124 in a control circuit 21 in order to prevent competition with an arithmetic operation in the arithmetic circuit, and the refresh of the memory cell array is executed.例文帳に追加

この演算回路における演算操作と競合を回避するように制御回路（２１）内の調停回路（１２４）によりメモリセル選択動作を調停してメモリセルアレイのリフレッシュを実行する。 - 特許庁

The display device of this invention comprises a pixel array part formed on a glass substrates using poly-silicon TFTs, a signal line driving circuit, a scanning line driving circuit and a control circuit, and a graphic controller IC.例文帳に追加

本発明の表示装置は、ガラス基板上にポリシリコンＴＦＴを用いて形成された画素アレイ部、信号線駆動回路、走査線駆動回路および制御回路と、グラフィックコントローラＩＣとを有する。 - 特許庁

To provide a multilayer printed circuit board having a plurality of pads for connecting bumps on its surface for mounting a ball grid array package form of a semiconductor component on the surface of the circuit board, and to provide the manufacturing method of the circuit board.例文帳に追加

ボールグリッドアレイパッケージ形態の半導体部品を実装するために、表面に複数個のバンプ接続用パッドを有する多層印刷回路基板及びその製造方法を提供する。 - 特許庁

To provide an integrated process at a low cost, with forms a logic circuit including an embedded DRAM array while still preserving the advantages of the logic circuit and a DRAM circuit to the maximum extent possible.例文帳に追加

論理回路およびＤＲＡＭ回路の利点を、可能な最大の程度に依然として保ちながら、埋込みＤＲＡＭアレイを有する論理回路を形成する、低コストの一体化プロセスを提供する。 - 特許庁