「array circuit」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

To provide a terminal processed cable array in which the pitch of an extra-fine coaxial cable array can be maintained until the completion time of connection work and connection work to various circuit boards can be made without using an additional connector member, and a method of connecting it with a printed-circuit board.例文帳に追加

接続作業完了時まで極細同軸ケーブルアレイのピッチ保持を可能にし、付加的なコネクタ部材を用いることなく、各種回路基板へ接続作業が可能な端末加工ケーブルアレイおよびそれとプリント配線板との接続方法を提供する。 - 特許庁

A nonvolatile storage apparatus has a memory array and a control circuit, the memory array has a plurality of memory transistors of which the threshold voltages can be changed electrically, the control circuit makes one memory transistor be able to store a logic value of a quaternary or more by the change of the threshold voltage.例文帳に追加

不揮発性記憶装置は、メモリアレイと制御回路を有し、メモリアレイは、電気的に閾値電圧を変更可能にされる複数のメモリトランジスタを有し、制御回路は、閾値電圧の変更によって１個のメモリセルトランジスタに４値以上の論理値を記憶可能とする。 - 特許庁

The D/A conversion circuit 24 is of a capacitor element array type, and an offset compensating voltage is supplied to at least one capacitor element of the capacitor element array that compensates at least a part of offset voltage to be added to an analog signal sampled by the sub-A/D translation circuit 22.例文帳に追加

ＤＡ変換回路２４は、容量アレイ型であり、その容量アレイの少なくとも一つの容量に、サブＡＤ変換回路２２によりサンプリングされるアナログ信号に加わるオフセット電圧の少なくとも一部を補償するオフセット補償電圧を供給する。 - 特許庁

At the time of reading, the circuit 7 detects the size of compressed data stored in the array 2 based on the compression information and the circuit 6 and the array 2 are driven only for a period necessary for reading operation to read out the compressed data to the outside.例文帳に追加

データサイズ検出回路７は読出し時に圧縮情報を基にメモリセルアレイ２に保存されている圧縮データの大きさを検出し、読出し動作に必要な期間だけデータ入出力回路６及びメモリセルアレイ２を動作させて外部に圧縮データを読出す。 - 特許庁

A semiconductor memory device is provided with a cell array in which memory cells storing resistance values set reversibly as data are arranged, a sense amplifying circuit performing red-out/write-in of data of selection memory cells of a cell array, and a driving circuit generating voltage pulse for writing data.例文帳に追加

半導体記憶装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、セルアレイの選択メモリセルのデータを読み出し／書き込みを行うセンスアンプ回路と、データ書き込み用の電圧パルスを発生する駆動回路を備える。 - 特許庁

After optimizing the array of component supplies built in a component supply device while considering the positional information of packaging points of a circuit board (S100, S200), a control device 180 optimizes packaging routes to the circuit board under the array (A300).例文帳に追加

制御装置１８０にて、回路基板の実装点の位置情報を考慮して部品供給装置に備わる部品供給部の配列の最適化を行った後（Ｓ１００、Ｓ２００）、該配列の下で、回路基板への実装経路の最適化を行うようにした（Ｓ３００）。 - 特許庁

This semiconductor storage 1000 is provided with a test mode setting circuit 6 which receives an external signal and can set plural test modes in serial, a voltage generating circuit 8, a column system control circuit 10, a row system control circuit 12, and a memory cell array 14.例文帳に追加

本発明に係る半導体記憶装置は、外部信号を受けて複数のテストモードをシリアルに設定することが可能なテストモード設定回路６、電圧発生回路８、コラム系制御回路１０、ロウ系制御回路１２、およびメモリセルアレイ１４を備える。 - 特許庁

In the semiconductor device, a memory array where multiple memory cells of SRAM are arranged, a first peripheral circuit which writes data in the memory array and reads data therefrom, and multiple units of layout each including a switch group for interrupting connection of the memory array and the first peripheral circuit with a power supply line are arranged.例文帳に追加

本発明の半導体装置では、ＳＲＡＭのメモリセルが複数配置されているメモリアレイと、メモリアレイへのデータの書き込みおよびメモリアレイからのデータの読み出しを行う第１の周辺回路と、メモリアレイおよび第１の周辺回路と電源線との接続を遮断するスイッチ群とを含むレイアウトの単位が複数配置されている。 - 特許庁

A local oscillation circuit 31 is arranged on one surface side 44a of a frame 22, a terminal array 36a is arranged along the other surface side 44b of the frame 22, a metallic partition plate 41b is inserted between the terminal array 36a and the local oscillation circuit 31, and the terminal array 36a is surrounded by a conductor.例文帳に追加

局部発振回路３１は枠体２２の一方面側４４ａに配置するとともに、端子列体３６ａは、枠体２２の他方面側４４ｂに沿って配置し、前記端子列体３６ａと前記局部発振回路３１との間に金属製の仕切り板４１ｂを挿入して、前記端子列体３６ａの周囲を導電体で囲んだものである。 - 特許庁

The filter circuit is also provided with an arithmetic circuit 6 that applies an arithmetic operation to the current signal ID received in parallel from the storage array sections SH1-SHn on the basis of prescribed coefficient data and provides an output of an arithmetic result IDS.例文帳に追加

記憶列部SH1〜SHnから並列に入力された電流信号IDを所定の係数データに基づき演算を行って演算結果IDSを出力する演算回路6がある。 - 特許庁

It is characterized in that a logic circuit for compressing and expanding data arranged between a memory array in a semiconductor memory and an I/O circuit is integrated on a memory LSI with one chip.例文帳に追加

半導体メモリにおけるメモリアレーと、Ｉ／Ｏ回路との間に介在するデータ圧縮伸張のための論理回路をメモリＬＳＩ上にワンチップ集積した点を特徴とする。 - 特許庁

Each data buffer 394 of the SRAM array 120 is provided with a 1st switch circuit 397-1 and a 2nd switch circuit 397-2 and electrified under the control of respective column decoders.例文帳に追加

また、ＳＲＡＭアレイ１２０の各データバッファ３９４には第一のスイッチ回路３９７−１と第二のスイッチ回路３９７−２が設けられ、各列デコーダにより導通制御される。 - 特許庁

To transfer a viscous fluid to the terminal section of electronic parts before the electronic parts are mounted on a circuit board so as to mount area-array type packages on the circuit board at a high density by improving the space efficiency.例文帳に追加

エリアアレイ型パッケージ部品を回路基板に対してスペース効率を高めて高密度実装するために、電子部品の端子部に粘性流体を転写して電子部品を積層させる。 - 特許庁

To provide a signal processing circuit and an interface circuit, which can be appropriately adapted to increase of heat load caused by signal processing of superconducting single photon detector (SSPD) pixels in an SSPD array.例文帳に追加

ＳＳＰＤをアレー化した場合のＳＳＰＤピクセルの信号処理による熱負荷増大に対して適切に対応できる信号処理回路およびインターフェイス回路を提供する。 - 特許庁

The read circuit (24) is configured to sense resistance of the memory cell (26) in the array of memory cells (26) to obtain a sense result and calibrate the read circuit (24) based on the sensed result.例文帳に追加

読み出し回路(24)は、メモリセル(26)のアレイ内のメモリセル(26)の抵抗をセンシングしてセンス結果を取得し、そのセンス結果に基づいて読み出し回路(24)を較正するように構成される。 - 特許庁

To provide a silicon-on-insulator (SOI) method with a pattern for manufacturing a composite integrated circuit having both of a logic circuit part and a buried dynamic random access memory (DRAM) array part.例文帳に追加

論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）アレイ部分の両方を有する複合集積回路を製作するパターン付きシリコンオンインシュレータ（ＳＯＩ）方法を提供する。 - 特許庁

To reduce in size an obtained semiconductor integrated circuit by enhancing an area efficiency of a logic circuit module of the case of realizing various type logic gates in an FPGA or a short period type gate array.例文帳に追加

ＦＰＧＡや短期間型ゲートアレイにおいて種々の論理ゲートを実現した場合の論理回路モジュールの面積効率を高くして、得られる半導体集積回路の小型化を図る。 - 特許庁

To provide a configuration of a small read/write circuit and thereby reduce an area and complexity of a read and write circuit used in a conventional array architecture.例文帳に追加

小型の読み出し／書込み回路の構成を提供し、これによって面積、および従来のアレイアーキテクチャにおいて用いられている読み出しおよび書込み回路に対する複雑性を低減する。 - 特許庁

This liquid crystal display device includes: a color filter substrate 201; a TFT array substrate 202; a liquid crystal layer 203 between both substrates; a pixel electrode 210; a pixel short-circuit electrode 223; and a sensor driving circuit.例文帳に追加

カラーフィルタ基板２０１と、ＴＦＴアレイ基板２０２と、両基板間の液晶層２０３と、画素電極２１０および画素短絡電極２２３と、センサ駆動回路とを有する。 - 特許庁

To improve the reliability of a system by preventing a constituent circuit from malfunctioning as to a multi-layered circuit substrate where a ball grid array(BGA) package is mounted.例文帳に追加

ＢＧＡ（ボールグリットアレイ）パッケージを実装した多層回路基板において、構成回路の誤動作を防止し、システムの信頼性を向上させることを可能とするＢＧＡパッケージを提供する。 - 特許庁

To make the total number of drive circuit devices increased by accompanying an increase in the total number of array waveguides lower than the total number of the drive circuit devices in the conventional constitution even if the total number thereof is increased.例文帳に追加

アレイ導波路の総数を増加させても、これに伴って増加する駆動回路装置の総数を、従来構成における駆動回路装置の総数より低減させる。 - 特許庁

To provide a semiconductor integrated circuit for preventing breakdown by the antenna effects of a gate insulating film of a transistor, provided inside a circuit for selecting a row of a memory cell array.例文帳に追加

メモリセルアレイ内の行を選択するための回路内のトランジスタのゲート絶縁膜がアンテナ効果によって破壊されることを防止することが可能な半導体集積回路を提供する。 - 特許庁

A pixel signal of a Bayer array outputted from an imaging device 1 is interpolated by a pixel interpolation circuit 31 and the interpolated pixel signal is converted into a YCbCr signal by a color/space conversion circuit 32.例文帳に追加

撮像素子１から出力されたベイヤ配列の画素信号は、画素補間回路３１において補間処理され、色空間変換回路３２においてＹＣｂＣｒ信号に変換される。 - 特許庁

A discrimination voltage supplying circuit 2 generates read- voltage under control of a control circuit 1, and supplies it to a memory cell array 7 through a word line Wi decided by address data Address.例文帳に追加

判定電圧供給回路２は、制御回路１の制御のもとでリード電圧を生成し、アドレスデータＡｄｄｒｅｓｓで決まるワード線Ｗｉを通じメモリセルアレイ７に供給する。 - 特許庁

A reading/writing/erasure control circuit controls the write circuit 26 to perform writing so that threshold levels of all the memory cells in the memory cell array 36 become identical before the next writing.例文帳に追加

読出／書込／消去制御回路は、次回の書込み行なう前に、メモリセルアレイ３６内のすべてのメモリセルの閾値レベルが同一となるように書込回路２６に書込みを行なわせる。 - 特許庁

A prescribed number of datum bits of data read to an internal datum bus 12 from a memory array 2 are transmitted to an internal address bus 8 through a transmitting circuit 16 and are given to a memory cell selecting circuit 10.例文帳に追加

メモリアレイ（２）から内部データバス（１２）に読出されたデータのうち所定数のデータビットを転送回路（１６）を介して内部アドレスバス（８）に転送してメモリセル選択回路（１０）へ与える。 - 特許庁

An interface circuit for a sensor array (20) of a CT detector may be made up of an integrated circuit package (104) that provides a first region (106) and a second region (108).例文帳に追加

ＣＴ検出器のセンサ・アレイ（２０）用のインタフェイス回路は、第一の領域（１０６）及び第二の領域（１０８）を提供する集積回路パッケージ（１０４）で構成され得る。 - 特許庁

An auxiliary precharging circuit 10 is installed with respect to a memory cell array part 1, a precharging circuit 4, in which an I/O data bus T and an I/O data bus B as well as a data bus are charged to a VDD level, a write buffer 5, and a read buffer 6.例文帳に追加

メモリセルアレイ部１、Ｉ／ＯデータバスＴ，Ｂ、データバスをＶＤＤレベルに充電するプリチャージ回路４、ライトバッファ５、リードバッファ６に対し、補助プリチャージ回路１０を設ける。 - 特許庁

The wirings for short-circuit 11, 12 are short-circuited to the selected gate lines SL0, SL1 in a wiring short-circuit region 13 deployed at a prescribed interval in the column direction of a memory cell array.例文帳に追加

短絡用配線１１，１２は、メモリセルアレイの列方向に所定間隔をおいて配置された配線短絡領域１３において選択ゲート線ＳＬ０，ＳＬ１に短絡させる。 - 特許庁

To provide a signal readout circuit and method which has improved noise characteristics and operates together with, e.g., a charge detector circuit of an image sensor or a sensor like a micro electrode array.例文帳に追加

改善された雑音特性を備え、かつ、例えば、イメージセンサ又は微小電極アレイのようなセンサの電荷検出器回路とともに動作する信号読み出し回路及び方法を提供する。 - 特許庁

The solder balls outer array is arranged outside a dimensional profile of the integrated circuit to reduce solder stress caused by a thermal expansion difference between the integrated circuit and the substrate.例文帳に追加

はんだボールの外部アレイは、集積回路と基板との熱膨張差によって引き起こされるはんだ応力を小さくするために集積回路の寸法プロファイルの外側に配置される。 - 特許庁

A plurality of ommatidium images picked up by a light receiving element array are sequentially read via a microprocessor 8 and sent to a reconfiguration processing circuit 16 via a motion detection circuit 11.例文帳に追加

受光素子アレイにより撮像された複数の個眼像がマイクロプロセッサ８を介して順に読み出され動き検出回路１１を経て再構成処理回路１６に送られる。 - 特許庁

The gate array part contains a circuit element that is programmed to perform a certain logic function that corrects problems associated with implementing a preexisting circuit design in a mask-programmable device.例文帳に追加

前記ゲートアレイ部は、マスク−プログラマブル装置内の既存の回路設計の実行に関連する問題を補正する一定の論理機能を実行するためにプログラムされる回路素子を含む。 - 特許庁

To improve heat radiation properties in the semiconductor integrated circuit device of a ball grid array package for connecting the semiconductor integrated circuit to an organic substrate of an interposer by a flip chip system.例文帳に追加

半導体集積回路をフリップチップ方式で、インターポーザである有機基板に接続させるタイプのボールグリッドアレイパッケージの半導体集積回路装置における放熱性を向上させる。 - 特許庁

At normal operation, the switch circuit 702 is turned off, the power source voltage supply circuit 70 supplies directly ground voltage Gnd supplied from the pad 42 to the memory cell array 110.例文帳に追加

通常動作時、スイッチ回路７０２はオフされ、電源電圧供給回路７０は、パッド４２から供給された接地電圧Ｇｎｄをメモリセルアレイ１１０に直接供給する。 - 特許庁

A memory array 4 is divided into a storage region of binary and a storage region of multi-level, and corresponding to the above, a multi-level write-in/read-out control circuit 12 and a binary write-in/read-out control circuit 13 are provided.例文帳に追加

メモリアレイ４を多値および２値記憶の領域に分割し、それに対応して多値書き込み／読み出し制御回路１２と２値書き込み／読み出し制御回路１３を設ける。 - 特許庁

In an array waveguide diffraction grating type optical composer and divider 1 that is one example of the optical circuit by this waveguide device, an array waveguide part 14 is divided into a first array part 14a having each channel waveguide formed with a core width W and a second array pat 14b having each channel waveguide formed with a core width W2 different from W1.例文帳に追加

光導波路装置による光回路の一例であるアレイ導波路回折格子型光合分波器１のアレイ導波路部１４を、各チャネル導波路がコア幅Ｗ１で形成されている第１アレイ部１４ａと、各チャネル導波路がＷ１とは異なるコア幅Ｗ２で形成されている第２アレイ部１４ｂとに区分する。 - 特許庁

To obtain an array antenna system consisting of a logarithmic period dipole array antenna, a phase shifter and a feeding circuit that can suppress deterioration in an element array pattern due to unbalanced currents on the logarithmic period dipole array antenna stimulated at a specific frequency so as to avoid a gain reduction at the specific frequency and the increase in a side lobe level.例文帳に追加

対数周期ダイポールアレーアンテナと移相器と給電回路で構成するアレーアンテナ装置において、特定周波数において励起する対数周期ダイポールアレーアンテナ上の不平衡電流による素子アレーパターンの劣化を抑圧し、特定周波数において利得低下およびサイドローブレベル上昇をしないアレーアンテナ装置を得る。 - 特許庁

Furthermore, there are provided a configuration information management section (106) for managing the configuration information defining a logic operation in the above computer array, the memory array, the data transfer array and the switch circuit, and a state transition management section (105) controlling the switching of the above configuration information.例文帳に追加

さらに上記演算器アレイ、上記メモリアレイ、上記データ転送回路、及び上記スイッチ回路における論理的動作を定義する構成情報を管理する構成情報管理部（１０６）と、上記構成情報の切替えを制御可能な状態遷移管理部（１０５）とを設ける。 - 特許庁

The circuit requiring the delay by the delay element is arranged within a gate array region 20 arranged at the center of the semiconductor substrate 10 designed by the gate array method, and at the same time, the plurality of deley elements are structured as a standard cell in the delay element arrangement region 40 outside of the gate array region 20.例文帳に追加

遅延素子による遅延を必要とする回路は、ゲートアレー方式で設計される半導体基板１０の中央に配置されたゲートアレー領域２０内に配置する一方、複数の遅延素子は、ゲートアレー領域２０の外側の遅延素子配置領域４０に、スタンダードセルとして構成される。 - 特許庁

The semiconductor device has a memory cell array, an output buffer that receives data from the memory cell array and outputs the data received from the memory cell array in response to a latency signal, and a latency circuit that generates the latency signal in response to CAS latency and a read-out signal.例文帳に追加

メモリセルアレイ、メモリセルアレイからデータを受信し、レイテンシ信号に応答してメモリセルアレイから受信されたデータを出力する出力バッファ及びＣＡＳレイテンシと読出し信号に応答してレイテンシ信号を発生させるレイテンシ回路を備える半導体メモリ装置である。 - 特許庁

An optical sensor module includes base substance having a photodiode array coupled optically with a scintillator array, an FET chip which is connected electrically with the photodiode array and set on the base substance, a high density interconnection, and a flex circuit connected with a DAS system.例文帳に追加

別の一面において提供される、光センサ・モジュールは、シンチレータ・アレイに光学的に結合されたフォトダイオード・アレイを有する基体と、フォトダイオード・アレイに電気接続され且つ該基体上に設置されたＦＥＴチップと、高密度相互接続体と、ＤＡＳシステムに接続されるフレックス回路とを含んでいる。 - 特許庁

The picture display device is provided with a structure which has an array substrate 1 with specified circuit elements disposed thereon, a counter substrate 2 placed opposite to the array substrate 1 and a liquid crystal layer 3 containing liquid crystal molecules with specified orientation sealed in between the array and counter substrates 1, 2.例文帳に追加

所定の回路素子が配置されたアレイ基板１と、アレイ基板１に対して対向配置された対向基板２とを有し、アレイ基板１と対向基板２との間には、所定の配向性を有する液晶分子を含む液晶層３が封入された構造を有する。 - 特許庁

To provide a thinning method for active phased array antenna, capable of arbitrarily increasing/decreasing the number of transmission/reception modules, without changing the configuration of a power feeding circuit.例文帳に追加

給電回路の構成を変えることなく送受信モジュール数を任意に増減できるアクティブフェーズドアレイアンテナの間引き法を得る。 - 特許庁

An imaging device comprises a pixel array 1, a pixel reading unit 2, a row selecting unit 3, a column selecting unit 4, a gain circuit 5, and a gain selecting unit 6.例文帳に追加

撮像素子は、画素配列１、画素読出し部２、行選択部３、列選択部４、ゲイン回路５、ゲイン選択部６を備える。 - 特許庁