「array circuit」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

When address information corresponds to an address in a redundant memory array 317, DISABLE is made active, and a main column selection circuit 307 is made invalid.例文帳に追加

アドレス情報が冗長メモリアレイ内のアドレスに対応すると、ＤＩＳＡＢＬＥがアクティブになり主カラム選択回路を無効にする。 - 特許庁

A circuit and a method for testing a memory cell of a ferroelectric memory device equipped with an array consisting of ferroelectric memory is provided.例文帳に追加

強誘電体メモリセルからなるアレイを具備する強誘電体メモリ装置のメモリセルをテストする回路及び方法が提供される。 - 特許庁

To provide a liquid crystal display device including a plurality of gate lines, a plurality of data lines, a pixel array, a gate driver, a timing controller, and an optimization circuit.例文帳に追加

液晶ディスプレイ装置は、複数のゲートライン、複数のデータライン、画素アレイ、ゲートドライバ、タイミングコントローラ及び最適化回路を有する。 - 特許庁

A three-phase brushless DC motor 109 is switching-driven by a MOSFET array 104 of a circuit board 102 arranged nearby.例文帳に追加

三相ブラシレスＤＣモータ１０９は、近傍に配置された回路基板１０２のＭＯＳＦＥＴアレイ１０４により、スイッチング駆動される。 - 特許庁

A capacity array circuit 100 receives and combines a plurality of input signals to generate and output one output signal.例文帳に追加

容量アレイ回路１００は、複数の入力信号を受け、それらを合成して一つの出力信号を生成して出力する。 - 特許庁

Due to the high heat resistance area 15 and the support 25 for thermal conduction, the conduction direction of heat can be controlled to the array circuit of the photo elements.例文帳に追加

高熱抵抗領域１５と熱伝用支柱２５の存在によって、フォト素子のアレイ回路への熱伝導方向を制御する。 - 特許庁

Block-address selector circuits 32a1, 32b1, 32a2, 32b2,... transmitting selecting signals to each word-line driver circuit are arranged collectively on the left side of the memory cell array.例文帳に追加

各ワード線ドライバ回路に選択信号を供給するブロックアドレス選択回路３２ａ１，３２ｂ１，３２ａ２，３２ｂ２，…は、メモリセルアレイ１の左側にまとめて配置される。 - 特許庁

The memory controller 132 decodes the command data 91 by a decoding circuit 1321 and stores the content data 92 in an memory array 131.例文帳に追加

メモリコントローラ１３２は、復号化回路１３２１によりコマンドデータ９１を復号化し、コンテンツデータ９２をメモリアレイ１３１に格納する。 - 特許庁

To provide a semiconductor integrated circuit device including a semiconductor memory which helps to promote microfabrication and higher integration of a memory cell array.例文帳に追加

メモリセルアレイの微細化、及び高集積化を進展させ易い半導体メモリを含む半導体集積回路装置を提供すること - 特許庁

Also, by the TFT forming a driving circuit part of the array substrate with, a liquid crystal display device with excellent reliability is obtained.例文帳に追加

また、そのＴＦＴを用いて、アレイ基板の駆動回路部を形成することにより、信頼性に優れた液晶表示装置が得られる。 - 特許庁

The crossbar circuit has an array of data input paths and data output paths where the data output paths are transverse to the data input paths.例文帳に追加

クロスバー回路は、データ入力経路およびデータ出力経路の配列を有し、データ出力経路は、データ入力経路を横断する。 - 特許庁

A control circuit 70 controls erasion of the first or the second sector of the memory cell array 64 in accordance with the first or the second decoding signal.例文帳に追加

制御回路は、前記第１または第２復号信号に応じて前記メモリアレイの第１または第２セクタの消去を制御する。 - 特許庁

To provide an optical signal latch circuit capable of reducing the mounting area sharply, and to provide an optical signal latch array employing it.例文帳に追加

実装面積を大幅に小さくすることが可能な光信号ラッチ回路及びそれを使用した光信号ラッチアレイを提供する。 - 特許庁

Write-in data DQ is taken in by a latch circuit 22 in a period in which read-out of data from a memory cell array is not performed and held.例文帳に追加

書込データＤＱは、メモリセルアレイからのデータの読出が行なわれていない期間にラッチ回路２２により取込まれて保持される。 - 特許庁

To provide a method, apparatus and program for speedily, precisely and easily executing a circuit simulation of a large scale memory cell array such as a DRAM.例文帳に追加

ＤＲＡＭ等、大規模メモリセルアレイの回路シミュレーションを高速、高精度で容易に実行可能とする方法、装置、プログラムの提供。 - 特許庁

To provide a high-frequency receiver in which an oscillation signal of an oscillation circuit hardly enters into a terminal array.例文帳に追加

本発明は、発振回路の発振信号が端子列に飛び込み難い高周波受信装置を提供することを目的としたものである。 - 特許庁

To provide a flip chip ball grid array substrate equipped with a high-density circuit pattern and a core of ultra-thin plate, and also to provide a method of manufacturing the same.例文帳に追加

高密度の回路パターンおよび超簿板のコアを具備したフリップチップボールグリッドアレイ基板およびその製造方法を提供する。 - 特許庁

To easily mount a power switch to a printed circuit board, with high reliability, using a ball grid array usually used for a non-power device.例文帳に追加

非パワーデバイスに通常用いられるボールグリッドアレイを用いてパワースイッチを高い信頼性をもってプリント回路ボードに容易に実装する。 - 特許庁

To provide a RF (Radio Frequency) circuit transmission characteristic adjusting device adjusting the transmission characteristics of a transmit signal to be transmitted to an array antenna, by taking the frequency characteristics into account.例文帳に追加

アレーアンテナへ伝送される送信信号の伝送特性を周波数特性を考慮して調整することを可能とする。 - 特許庁

To provide an inspection method of an integrated circuit memory which selects a memory cell near the peripheral part of a memory array and a memory twist part.例文帳に追加

メモリアレイの周辺部及びメモリツイスト部に近接したメモリセルを選択する集積回路メモリの検査方法を提供すること。 - 特許庁

A BIST circuit 100 detects the defective memory cell by conducting an operation test of a memory cell array 30 when the power source is turned on.例文帳に追加

ＢＩＳＴ回路１００は、電源起動時においててメモリセルアレイ３０に対して動作テストを実行し欠陥メモリセルを検出する。 - 特許庁

The first inverting circuit includes an input terminal connected with the bit line of the main cell array and an output terminal connected with another end of the first load element.例文帳に追加

第１反転回路は、メインセルアレイのビットラインに入力端が連結され、第１負荷素子の他端に出力端が連結される。 - 特許庁

A multilayer printed circuit board 1 has a wiring layer 2 formed with a wiring and an array layer 3 connected electrically with the wiring layer 2.例文帳に追加

多層プリント回路基板１は、配線が形成された配線層２と、配線層３に電気的に接続されたアレイ層３とを有する。 - 特許庁

The graphics controller is provided with the memory, a line buffer suited to the reception of video data and a data array circuit for communicating with the line buffer.例文帳に追加

グラフィックスコントローラはメモリ及びビデオデータの受信に適合させたラインバッファを備え、ラインバッファと通信するデータ配列回路を有する。 - 特許庁

To drive load aligned in an array shape with satisfactory characteristics and to reduce the amount of wiring between a drive circuit and the load.例文帳に追加

アレイ状に配列された負荷を良好な特性で駆動するとともに、駆動回路と負荷との間の配線量を減少させる。 - 特許庁

Thus, a decoder circuit for deciding to select which cell block in an array becomes unnecessary for the sub row decoder and a chip size can be reduced.例文帳に追加

これにより、サブローデコーダには、アレイ内のどのセルブロックを選択するかを決めるデコーダ回路が不要になり、チップサイズを縮小出来る。 - 特許庁

To provide an apparatus comprising a first readout integrated circuit (ROIC), a second ROIC, and a dual band detector array.例文帳に追加

特定の実施形態に従って、装置は、第１読み出し集積回路（ＲＯＩＣ）と、第２ＲＯＩＣと、デュアルバンド検出器アレイとを有する。 - 特許庁

The addressing circuit (250) has a first set of address lines (116) and a second set of address lines (126) for addressing the crosspoint memory array (25).例文帳に追加

アドレス指定回路(250)は、クロスポイントメモリアレイ(25)をアドレス指定するための第１の組のアドレスライン(116)と第２の組のアドレスライン(126)を有する。 - 特許庁

To protect an active matrix circuit against electrostatic discharge damage and to increase the number of display devices which can be manufactured from one array substrate.例文帳に追加

アクティブマトリクス回路を静電破壊から保護すると共に、１つのアレイ基板から製造可能な表示装置の数を増加させる。 - 特許庁

A forward delay array sequentially delays forwards output clock signals from the delay monitor circuit and generates a delayed clock signal.例文帳に追加

正方向遅延アレイは遅延モニタ回路の出力クロック信号を正方向に順次に遅延させて、遅延クロック信号を発生する。 - 特許庁

A semiconductor memory device has a memory cell array 22, a row decoder 21, a column decoder 22, an error correction circuit 26, and output circuits 27, 28.例文帳に追加

半導体記憶装置２は、メモリセルアレイ２２、行デコーダ２１、列デコーダ２２、誤り訂正回路２６および出力回路２７，２８を有する。 - 特許庁

A wordline drive circuit 21 for driving each of wordlines (22a, 22b, 22c, 22d,...) is arranged in one direction only of single side of a memory cell array 10.例文帳に追加

各ワード線（２２ａ、２２ｂ、２２ｃ、２２ｄ、・・・）をドライブするワード線ドライブ回路２１をメモリセルアレイ１０の片側一方向のみに配置する。 - 特許庁

A board support body 36 for supporting a rod lens array 11 and a board 30 and a driving circuit board 34 are fixed to a support body 40.例文帳に追加

ロッドレンズアレイ１１と基板３０を支持する基板支持体３６と駆動回路基板３４とを、支持体４０に固定保持する。 - 特許庁

Priority order of mask inspection accuracy is decided for an element graphic, included in layout data from net list information (differential pair circuit and current mirror circuit) of a quality priority circuit which is extracted by a quality priority circuit net list extracting device 3, and layout information (row/column/array structure) of the quality priority circuit which is extracted by a quality priority circuit layout extracting device 5.例文帳に追加

品質優先回路ネットリスト抽出装置３で抽出した品質優先回路のネットリスト情報（差動対回路、カレントミラー回路）と品質優先回路レイアウト抽出装置５で抽出した品質優先回路のレイアウト情報（行／列／アレイ構造）から、レイアウトデータに含まれる素子図形に対してマスク検査精度の優先順位を決定する。 - 特許庁

A VPP generating circuit 100 included in a semiconductor integrated circuit comprises a VPP dividing circuit 10 dividing boosting voltage VPP, a VDDA dividing circuit 11 dividing array voltage supplied to a memory cell array region, a VREFD generating circuit 12 generating reference voltage VREFD based on an output of the VDDA dividing circuit 11, and a comparator section 13 comparing reference voltage VREFD with voltage VPPn outputted by the VPP dividing circuit 10.例文帳に追加

本発明に係る半導体集積回路に含まれるＶＰＰ発生回路１００は、昇圧電圧ＶＰＰを分割するＶＰＰ分割回路１０、メモリセルアレイ領域に供給するアレイ電圧を分割するＶＤＤＡ分割回路１１、ＶＤＤＡ分割回路１１の出力に基づき基準電圧ＶＲＥＦＤを発生するＶＲＥＦＤ発生回路１２、および基準電圧ＶＲＥＦＤとＶＰＰ分割回路１０の出力する電圧ＶＰＰｎとを比較するコンパレータ部１３とを含む。 - 特許庁

When a signal is read from the pixel array 111b, a differential amplifier circuit 126 performs differential amplification using the average value held in the average value holding circuit 121 and the gain held in the gain set value holding circuit 123.例文帳に追加

画素列１１１ｂからの信号の読み出し時に、平均値保持回路１２１に保持しておいた平均値及び利得設定値保持回路１２３に保持しておいた利得を用いて、差動増幅回路１２６における差動増幅を行う。 - 特許庁

For example, an electronic circuit that can be used in a spatial light modulator (110) for photolithographically transferring an image onto a substrate (150), including an inclined stroboscopic line (600) electrically connected to a circuit element (310) of each set in an array of a circuit element (300).例文帳に追加

たとえば、基板(150)上に画像をフォトリソグラフィ的に転写する空間光変調器(110)に使用することができる電子回路であって、回路素子 (300)のアレイ中の各組の回路素子(310)に電気的に接続された傾斜ストロボライン(600)を含む。 - 特許庁

The non-volatile memory device integrates a memory cell array 2, a voltage generating circuit REG supplying operation voltage Vr to be adjusted to a ward line LWL1, and short circuit detecting circuit 10 in the same chip 100.例文帳に追加

不揮発性メモリ装置は同一チップ（１００）に、メモリセルのアレイ（２）と、選択したワード線（ＬＷＬ１）に被調整動作電圧（Ｖｒ）を供給する電圧発生回路（ＲＥＧ）と、短絡検出回路（１０）とを集積している。 - 特許庁

An HW (Hardware) emulator part 106 operates the asynchronous circuit constructed on an FPGA (Field Programmable Gate Array) by a plurality of clock signals based on the circuit data while generating a signal in time of the metastable from the pseudo metastable generation circuit 300.例文帳に追加

ＨＷエミュレータ部１０６が、当該回路データに基づいてＦＰＧＡ上に構築された非同期回路を疑似メタステーブル発生回路３００からメタステーブル時の信号を発生させつつ複数のクロック信号により動作させる。 - 特許庁

A concealment and reading comparison circuit is connected between the detection circuit and the writing driver, and connects an error flag to the control logic circuit in response to comparison between a data bit in an input latch and a data out read from the memory array.例文帳に追加

隠し読出し比較回路は、検知回路と書込みドライバとの間に結合され、入力ラッチ内のデータビットとメモリアレイから読み出されたデータアウトとの間の比較に応答してエラーフラグを制御ロジック回路に結合する。 - 特許庁

The characteristics G_m(f) of the microphone MCm and the filter characteristics H_m(f) of a filter circuit FTm are applied to a signal transmitted to an array signal processing unit 2 from an m-th receiving circuit DTm through the filter circuit FTm.例文帳に追加

ｍ番目の受信回路ＤＴｍからフィルタ回路ＦＴｍを通ってアレー信号処理部２に送られる信号には、マイクロホンＭＣｍの特性Ｇ_ｍ（ｆ）とフィルタ回路ＦＴｍのフィルタ特性Ｈ_ｍ（ｆ）がかけられている。 - 特許庁

The solid state imaging device consists of a pixel array wherein there are arranged a plurality of unit pixels each including a photodiode and an insulating gate field-effect transistor for photoelectric charge detection, and of a control circuit for controlling the operation of the pixel array.例文帳に追加

固体撮像装置は、フォトダイオードと光電荷検出用の絶縁ゲート型電界効果トランジスタとを有する単位画素が複数配列された画素アレイと、画素アレイの動作を制御する制御回路とを備える。 - 特許庁

By using a data input path independent of a clock in an integrated circuit device incorporating a random access memory array, data written in the array is rippled through to all banks all the way up to a local write circuitry.例文帳に追加

ランダムアクセスメモリアレイを内蔵する集積回路装置にクロックと独立のデータ入力経路を用いることで、アレイに書込まれたデータをすべてのバンクを通ってローカル書込回路にまでリップルさせることが可能となる。 - 特許庁

This image pickup device is provided with an image pickup lens system 10, a light receiving element array 12 that has a plurality of light receiving elements placed at a prescribed element interval, and a signal processing circuit 14 that processes a signal supplied from the light receiving element array.例文帳に追加

撮像レンズ系１０と、一定の素子間隔で配置された複数の受光素子を有する受光素子アレイ１２と、受光素子アレイから供給される信号を処理する信号処理回路１４とを備える。 - 特許庁

A solid-state image pickup element 9 consists of a photoelectric cell array 90 that accumulates in every pixel signal charges in response to their exposure time and a read circuit 91 that reads information of the signal charges in the photoelectric cell array 90.例文帳に追加

固体撮像素子９は、露光時間に応じた信号電荷を画素ごとに蓄積する光電セル配列９０と、光電セル配列９０の信号電荷の情報を読出す読出し回路９１とで構成されている。 - 特許庁