「array circuit」に関連した英語例文の一覧と使い方(21ページ目)

Weblio 辞書 > 英和辞典・和英辞典 > array circuitに関連した英語例文

>"array circuit"に完全一致する例文のみを検索する

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

例文

array circuitの部分一致の例文一覧と使い方

該当件数 : 2289件

＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 .... 45 46 次へ＞

例文

Disclosed is a semiconductor integrated circuit which has a memory cell array having a plurality of SRAM memory cells, a circuit for characteristic measurement having a plurality of transistor circuits connected in parallel, and a first terminal.例文帳に追加

半導体集積回路であって、複数のＳＲＡＭメモリセルを有するメモリセルアレイと、並列に接続された複数のトランジスタ回路を有する特性測定用回路と、第１の端子とを有する。 - 特許庁

The data storage circuit includes at least one static latch circuit and a plurality of dynamic latch circuits when setting 2^k threshold voltage (k is a natural number equal to 3 or more) in each memory cell in the memory cell array.例文帳に追加

データ記憶回路は、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは３以上の自然数）の閾値電圧を設定する場合、少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路を有している。 - 特許庁

This device includes a 1st circuit which generates an address phase for read data connected to the PLB and a 2nd circuit which generates an array phase for write data connected to the PLB.例文帳に追加

本装置は、ＰＬＢに結び付けられた読取りデータのためのアドレス・フェーズを生成する第１回路、およびＰＬＢに結び付けられた書込みデータのためのアドレス・フェーズを生成する第２回路を含む。 - 特許庁

In a normal mode, a voltage drop circuit 43 gives large internal power source voltage intVccp to peripheral circuits, a voltage drop circuit 45 gives small internal power source voltage intVcca to a memory cell array.例文帳に追加

通常モードでは、電圧降下回路４３は、周辺回路に大きい内部電源電圧ｉｎｔＶｃｃｐを与え、電圧降下回路４５は、小さい内部電源電圧ｉｎｔＶｃｃａをメモリセルアレイに与える。 - 特許庁

例文

Also, at test mode, the switch circuit 702 is turned on, the power source voltage supply circuit 70 supplies ground voltage GndT supplied from the pad 41 to the memory cell array 110 through impedance.例文帳に追加

また、テストモード時、スイッチ回路７０２はオンされ、電源電圧供給回路７０は、パッド４１から供給された接地電圧ＧｎｄＴをメモリセルアレイ１１０にインピーダンスを介して供給する。 - 特許庁

例文

To provide a semiconductor integrated circuit in which an area required for arrangement of a memory cell array and circuit design is easy to carry out, by avoiding congestion of wirings on an upper wiring layer, and to provide a manufacturing method therefor.例文帳に追加

上位の配線層の配線の混雑を回避し、メモリセルアレイの配置領域を大きくでき、回路設計が容易な半導体集積回路及びその製造方法を提供すること。 - 特許庁

A functional inspection pattern 13 is arranged in one-dimensional array on the side surface of a waste board part 12 of the printed circuit board, according to which a contact terminal 31 of a printed circuit board inspection device 30 is arrayed.例文帳に追加

プリント基板の捨て基板部分１２の側面に一次元配列で機能検査用パターン１３を設け、プリント基板検査装置３０の接触端子３１をこれに対応する配列で構成する。 - 特許庁

Consequently, the output voltage of a DC-DC converter circuit 1 is controlled according to the voltage across the constant-current circuit connected to a LED array where the smallest forward voltage drop detected by the second selection detecting circuit 9 appears.例文帳に追加

これにより、ＤＣ−ＤＣコンバータ回路１の出力電圧を、第２の選択検出回路９で検出された最も小さな順方向降下電圧が現れるＬＥＤ列に接続された定電流回路の端子間電圧に応じて制御する。 - 特許庁

Picture signal lines 304 are pulled around so as to surround a data line driving circuit 101 on a TFT array substrate 1 and these signal lines are connected so as to be connected to a sampling circuit from both sides of the data line driving circuit 101.例文帳に追加

ＴＦＴアレイ基板１上に、画像信号線３０４を、データ線駆動回路１０１を取り囲むように引き回し、データ線線駆動回路１０１の両側からサンプリング回路に接続されるようにこれらの信号線を接続する。 - 特許庁

例文

When the number of erasure stored in the erasure counting circuit 107 exceeds a predetermined number of times, a memory control circuit 103 controls a temperature control circuit 105 to increase the temperature of the memory cell transistor array 101 by a temperature increasing mechanism.例文帳に追加

消去回数カウント回路１０７に記憶された消去回数が予め定めた回数に達すると、メモリ制御回路１０３は温度制御回路１０５を制御して、温度上昇機構によってメモリセルトランジスタアレイ１０１の温度を上昇させる。 - 特許庁

例文

A voltage of 5V generated by a voltage supply circuit 101 and a voltage of -5 V, which is obtained by polarity inversion of the 5 V by a voltage-polarity inversion circuit 111, are supplied to the memory cell array 102 by a selective connection circuit 105.例文帳に追加

電圧供給回路１０１で生成した５Ｖの電圧と、この５Ｖの電圧の極性を電圧極性反転回路１１１反転してなる−５Ｖの電圧とを、選択接続回路１０５によってメモリセルアレイ１０２に供給する。 - 特許庁

To obtain an antenna system consisting of element antennas, a receiver, an analog/digital converter circuit, a weight multiplication circuit, and a digital adder circuit that has an array directivity with low side lobes where a null point is formed in a direction of an undesired wave arrival angle.例文帳に追加

素子アンテナと受信機とアナログ／ディジタル変換回路とウェイト乗算回路とディジタル加算回路で構成するアンテナ装置において、不要波到来角度方向へナル点を形成する低サイドローブ化したアレー指向性を有するアンテナ装置を得る。 - 特許庁

A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加

データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁

A TFT array inspection device comprises a gate drive circuit driver part which supplies driving signals to gate drive circuits arranged on a substrate as an inspection object and a detecting part which scans a TFT array region arranged on the substrate as the inspection object and detects the drive states of the gate drive circuits and the TFT array region based on a scanning image of the TFT array region obtained from the scan.例文帳に追加

検査対象である基板が備えるゲート駆動回路に駆動信号を供給するゲート駆動回路用ドライバ部と、検査対象である基板が備えるＴＦＴアレイ領域を走査し、走査で得られるＴＦＴアレイ領域の走査画像に基づいて、ゲート駆動回路およびＴＦＴアレイ領域の駆動状態を検出する検出部とを備える。 - 特許庁

A compound circuit board 2, on which a module 4 on which a bear chip IC5 is assembled directly is mounted by a ball grit array 6, is provided with the module 4 and the ball grid array 6 being covered by thermal conductive resin 3 containing a filler such as ceramics.例文帳に追加

ベアチップＩＣ５を直接実装したモジュール４をボールグリットアレイ６により搭載した複合回路基板２において、セラミックス粉等のフィラーを含有した熱伝導性樹脂３でモジュール４及びボールグリットアレイ６を被覆する。 - 特許庁

A semiconductor memory device of a bank switching system is provided with a pass/fail determination circuit provided for each adjacent plurality of memory cell array banks so that pass/fail determination of a multi- bit test is performed for each adjacent plurality of memory cell array.例文帳に追加

バンク切替え方式の半導体記憶装置において、隣接する複数のメモリセルアレイバンク毎にマルチビットテストのパス／フェイル判定を行うように、隣接する複数の前記メモリセルアレイバンク毎に設けたパス／フェイル判定回路を備える。 - 特許庁

The control circuit 201 having the chip connection part 300 also is decided fixedly independently of capacity of a provided memory cell array so that read and write of data for the memory cell array of the maximum capacitor can be controlled.例文帳に追加

前記チップ接続部３００を持つ制御回路２０１も、最大容量のメモリセルアレイに対するデータの読み出し及び書き込みを制御できるように、備えられるメモリセルアレイの容量に拘わらず固定的に決定される。 - 特許庁

A control circuit 51 controls a column decoder 54 and a parity column decoder 55 such that the timing of the input-output of a parity data to a memory cell array 52 is different from that of the input-output of data corresponding to the parity data to the memory cell array 52.例文帳に追加

制御回路５１は、メモリセルアレイ５２に対するパリティデータの入出力が、メモリセルアレイ５２に対するパリティデータに対応するデータの入出力のタイミングと異なるように、カラムデコーダ５４およびパリティカラムデコーダ５５を制御する。 - 特許庁

In this case, the plate 5 is made of the array 15 formed in a mesh-like state to sew between the solder pastes 2 printed on the circuit board 1, when the array 15 is aligned and placed on the board 1.例文帳に追加

半田ペースト接触防止プレート５は、チップ部品配列部１５を配線基板１上に位置あわせして載せたときに、配線基板１上に印刷された半田ペースト２の間を縫うようメッシュ状に形成されたものからなる。 - 特許庁

To provide an array antenna wireless communication apparatus for keeping the circuit scale small, allowing a searcher to detect a path with high accuracy and estimating a path arrival direction even in the case of employing an array antenna comprising many antenna elements.例文帳に追加

アレーアンテナ無線通信装置に関し、多数のアンテナ素子から成るアレーアンテナを用いた場合でも、回路規模を小さく保ち、サーチャで高精度なパス検出を行うとともにパス到来方向を推定することを可能にする。 - 特許庁

A directivity pattern generation circuit 5 regenerates an array antenna directivity pattern on the basis of the estimated radio wave incoming directions, and a reception signal quality estimating means 6 estimates reception quality of each of the regenerated array antenna directivity patterns.例文帳に追加

指向性パターン生成回路５は、推定された電波到来方向に基づいてアレーアンテナ指向性パターンを再生成し、受信信号品質推定手段６は、再生成された各アレーアンテナ指向性パターンの受信品質を推定する。 - 特許庁

The ferroelectric memory 1000 of this invention is provided with a sheet-like device 100 having a memory cell array 102 including a ferroelectric capacitor 20 and a circuit part 104 including a thin film transistor formed above the memory cell array 102.例文帳に追加

本発明の強誘電体メモリ１０００は、強誘電体キャパシタ２０を含むメモリセルアレイ１０２と、前記メモリセルアレイ１０２の上方に形成された薄膜トランジスタを含む回路部１０４と、を有するシート状デバイス１００を含む。 - 特許庁

To provide a general-purpose logic cell which can develop a semiconductor device, wherein a logic circuit designed by a user is integrated, within a short period and at a low cost, a general purpose logic cell array using it, and an ASIC using this general-purpose logic cell array.例文帳に追加

ユーザが設計した論理回路が組み込まれた半導体装置を短期間且つ低コストで開発できる汎用ロジックセル、これを用いた汎用ロジックセルアレイ及びこの汎用ロジックセルアレイを用いたＡＳＩＣを提供する。 - 特許庁

LPH 14 is equipped with a printed circuit board 52 which mounts LED array composed by putting in order 60 pieces of LED chips in which 128 pieces of LED are installed and a rod lens array 54 composed by aligning two or more rod lens in two trains.例文帳に追加

ＬＰＨ１４は、１２８個のＬＥＤを搭載したＬＥＤチップを６０個並べて構成されたＬＥＤアレイを実装するプリント基板５２と、複数のロッドレンズを２列に整列して構成されたロッドレンズアレイ５４とを備える。 - 特許庁

A directivity pattern producing circuit 5 reproduces the array antenna directivity pattern based on the estimated radio wave arrival directions, while a reception quality calculating means 6 calculates reception quality of each reproduced array antenna directivity pattern.例文帳に追加

指向性パターン生成回路５は、推定された電波到来方向に基づいてアレーアンテナ指向性パターンを再生成し、受信品質算出手段６は、再生成された各アレーアンテナ指向性パターンの受信品質を算出する。 - 特許庁

A backward direction delay array delays the delay clock signal detected by the mirror control circuit in the backward direction, and a clock driver receives output clock signals from the backward direction delay array to generate internal clock signals.例文帳に追加

逆方向遅延アレイは前記ミラー制御回路によって検出された遅延クロック信号を逆方向に遅延させ、クロックドライバは前記逆方向遅延アレイの出力クロック信号を受け入れて前記内部クロック信号を発生する。 - 特許庁

On a part of the TFT array substrate 1 overlapping with the solder resist 7, stiffness (strength) of a folded part of the TCP 4 including a part in contact with an end edge part 1a of the TFT array substrate 1 is increased and the circuit pattern 6 hardly buckles.例文帳に追加

ＴＦＴアレイ基板１とソルダーレジスト７が重なる部分においては、ＴＦＴアレイ基板１の端縁部１ａと接触する部分を含むＴＣＰ４の折り曲げ部の剛性（強度）が増しており、回路パターン６が座屈し難い。 - 特許庁

Thus, a device can be used in a wider beam scanning range by permitting a control circuit 9 to switch-control the sub-array (b) formed of plural elements one array transmitters/receivers 3 to be turned off in the range exceeding the beam scanning angle ϕ.例文帳に追加

そこで本発明は、制御回路９が複数素子１アレイ送受信機３からなるサブアレイ（ロ）をビーム走査角φを越えた範囲でＯＦＦに切替え制御することによって、より広いビーム走査範囲での使用を可能とした。 - 特許庁

When the array 12 is rotated to face the reflection part 16, a reflected wave reflected at the reflection part 16 is received by the array 12, so that a position detection circuit 29 detects the position by taking out the component of the reflected wave from a received signal from each transducer in the array 12.例文帳に追加

超音波振動子アレイ１２が回転して反射部１６に対面したとき、この反射部１６での反射波が超音波振動子アレイ１２に受信されるので、位置検出回路２９により、超音波振動子アレイ１２の各振動子からの受信信号からこの反射波成分を取り出し位置検出する。 - 特許庁

The NAND flash memory includes a memory cell array, a data register for storing data read out from the memory cell array, an address register for designating the data to be transferred from the memory cell array to the data register, and a control circuit having a descending-order read command to allow the address register operate in the descending order.例文帳に追加

メモリセルアレイと、前記メモリセルアレイから読み出されたデータを保持するデータレジスタと、前記メモリセルアレイから前記データレジスタヘ転送されるデータを指定するアドレスレジスタと、前記アドレスレジスタを降順に動作させる降順読出しコマンドを持つ制御回路とを具備することを特徴とするＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

In the LED driving circuit 1, a feedback controller 50 controls automatically a control voltage Vx to be applied to an LED array 100 so that a predetermined voltage Vs is applied to the LED array 100, based on voltages Vr at both ends of a detection resistance 10 connected in series with the LED array 100.例文帳に追加