「array circuit」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

This device includes a memory array, a decoder circuit for asserting a decoding signal for selecting an access position in the memory cell array in response to an address signal supplied from the outside, and a circuit for setting the decoding signal of the decoder circuit in an asserted state irrespective of the value of the address signal in response to the assertion of a standby signal supplied from the outside.例文帳に追加

半導体記憶装置は、メモリセルアレイと、外部から供給されるアドレス信号に応答して、該メモリセルアレイ内のアクセス位置を選択するデコード信号をアサートするデコーダ回路と、外部から供給されるスタンバイ信号のアサートに応答して、該デコーダ回路の該デコード信号を該アドレス信号の値に関わらずにアサート状態にする回路を含むことを特徴とする。 - 特許庁

This image display device is equipped with a signal wire driving circuit 1 arranged on or inside an array substrate; a plurality of signal wires 2 extended from the signal wire driving circuit 1; a plurality of scanning lines 4 extended from the signal wire driving circuit 1; and a display region 5 in which the organic EL elements are arranged in a matrix shape on the array substrate so as to correspond to pixels.例文帳に追加

アレイ基板上もしくはアレイ基板内に配設された信号線駆動回路１、信号線駆動回路１から延伸した複数の信号線２、走査線駆動回路３、信号線駆動回路１から延伸した複数の走査線４、および画素に対応してアレイ基板上に有機ＥＬ素子がマトリックス状に配置されている表示領域５とを備える。 - 特許庁

Also, the control circuit 729 causes the internal address generating circuit 727 to generate an address of transfer source based on a data transfer command, while causing the internal address generating circuit 726 to generate an address of transfer destination, and inputs successively data output by burst-read from a memory cell array 716 as a transfer source to a memory cell array 705 as a transfer destination through an internal data bus.例文帳に追加

また、制御回路７２９は、データ転送コマンドに従い、内部アドレス生成回路７２７に転送元のアドレスを生成させ、内部アドレス生成回路７２６に転送先のアドレスを生成させ、転送元のメモリセルアレイ７１６からバースト読み出しで出力されるデータを、内部データバスを経由して順次当該データを転送先のメモリセルアレイ７０５へ入力させる。 - 特許庁

The device includes a plurality of memory cell arrays and a control circuit for output a first signal which instructs a start of precharge to each memory cell array and a second signal which instructs a termination of precharge and a transfer to the read access, and the first signal is routed through a delay circuit so as to reach each memory cell array with time difference, and the second signal is routed not through the delay circuit.例文帳に追加

複数のメモリセルアレイと、各メモリセルアレイに対してプリチャージ開始を指示する第一の信号とプリチャージの終了とリードアクセスへの移行を指示する第二の信号とを出力する制御回路と、を備え、第一の信号が各メモリセルアレイに対して時間差を持って到達するように遅延回路を介して配線され、第二の信号が遅延回路を介さずに配線されている。 - 特許庁

An FB period limiting circuit comprising an on generation circuit 5, an OR circuit OR, an inverter INV and PMOS Q4 limits a period of FB signal feedback to the logical sum of an ON period of an SW signal for driving an LED array 2 on and a supplementary period generated by the OR circuit OR on the basis of the SW signal.例文帳に追加

オン発生回路５、オア回路ＯＲ、インバータＩＮＶ、及びＰＭＯＳＱ４からなるＦＢ期間制限回路は、ＦＢ信号がフィードバックされる期間を、ＬＥＤアレイ２をオン駆動するＳＷ信号のＯＮ期間と、ＳＷ信号に基づいてオア回路ＯＲで生成された補充期間との論理和に制限させる。 - 特許庁

A TFT(Thin Film Transistor) array substrate has a dummy signal line 36 as a short-circuit wire so as to prevent a short circuit due to electrostatic destruction to a gate line as a low-layer wire.例文帳に追加

ＴＦＴ（Thin Film Transistor）アレイ基板は、上層配線である信号線３３と、下層配線であるゲート線３４との間の静電破壊による短絡を防止するために、短絡配線であるダミー信号線３６を有する。 - 特許庁

As a circuit 11 for read-out, a circuit is provided for choosing and driving a number of sensor element 5a constituting the magnetic sensor array one by one, and extracting signal components from the flowing current for conversion into voltage and reading.例文帳に追加

読み出し用の回路１１として、磁気センサアレイを構成する多数のセンサ素子５ａを順次選択して駆動し、流れた電流から信号成分を抽出し、電圧に変換して読み出す回路を設ける。 - 特許庁

The wiring pattern formation surface of the transparent substrate 210 is mounted in contact with a substrate surface of a printed substrate 215 with a drive circuit for driving the light sources of the surface light-emitting semiconductor laser array chip 211, for circuit connection.例文帳に追加

透明基板210の配線パターン形成面を、面発光型半導体レーザアレイチップ211の各発光源を駆動する駆動回路が形成されるプリント基板215の基板面に当接して装着し、回路接続がなされる。 - 特許庁

A horizontal driving circuit 3 which is integrally formed with a pixel array part 1 on the same substrate is provided with a multileveling circuit 25 for generating a signal voltage multileveled based on a digital picture data of multibit configuration.例文帳に追加

画素アレイ部１と同一基板に形成された水平駆動回路部３は、多ビット構成のデジタル画像データに基づいて多階調化された信号電圧を生成する多階調化回路２５を備えている。 - 特許庁

To provide a magnetic array sensor circuit which can obtain a high-accuracy detection signal, by eliminating variations in the offset of magnetic sensor elements and the influence of environmental changes on a sensor signal and a rotation detection circuit that uses this.例文帳に追加

磁気センサ素子のオフセットばらつきや、センサ信号への環境変化の影響を無くして、精度のよい検出信号を得ることのできる磁気アレイセンサ回路、およびこれを用いた回転検出回路を提供する。 - 特許庁

To provide a sorting processor which can rearrange data in complicated structure and an array of arbitrary number of pieces of data fast and is suitable to an integrated circuit such as an ASIC and a sorting process circuit using multiple sorting processors.例文帳に追加

複雑な構造のデータや任意個数からなるデータ列も高速に並べかえることができ、かつ、ＡＳＩＣなどの集積回路に適した、ソートプロセッサ及びそのソートプロセッサを複数用いたソート処理回路を提供する。 - 特許庁

An antenna alignment unit 20 of a collinear array antenna is comprised of a printed circuit board 21 and on a surface of the printed circuit board 21, a microstrip line 22, an open stab 23 and λ/4 impedance aligners 24a, 24b are provided in series.例文帳に追加

コリニアアレーアンテナのアンテナ整合部２０をプリント基板２１により構成し、プリント基板２１の表面にマイクロストリップ線路２２、オープンスタブ２３、λ／４インピーダンス整合器２４ａ、２４ｂを直列に設ける。 - 特許庁

A level conversion circuit 18 receives a control signal having a voltage level of the array voltage VddT from the control circuit 12, and convert the voltage level to the external power source voltage VddL to output it to the data path 14.例文帳に追加

また、レベル変換回路１８は、制御回路１２からアレイ電圧ＶｄｄＴの電圧レベルをもつ制御信号を受けて、その電圧レベルを外部電源電圧ＶｄｄＬに変換し、データパス１４へ出力する。 - 特許庁

A level conversion circuit 17 receives an address signal or a command signal having a voltage level of the external power source voltage VddL, and converts the voltage level to the array voltage VddT to output it to the control circuit 12.例文帳に追加

そして、レベル変換回路１７は、外部電源電圧ＶｄｄＬの電圧レベルをもつアドレス信号またはコマンド信号を受けて、その電圧レベルをアレイ電圧ＶｄｄＴに変換し、制御回路１２へ出力する。 - 特許庁

To provide a designing method for a semiconductor integrated circuit which can generate a logic circuit diagram excluding an unnecessary logic gate by an unused bit array and improve the fault detection rate in a verification stage.例文帳に追加

使用しないビット列による無駄な論理ゲートを省いた論理回路図を生成し、検証段階における故障検出率を向上させることができる半導体集積回路の設計方法を提供する。 - 特許庁

In a chip 100 of a single CMOS integrated circuit, an optical cell array 112 takes in an image and forms a corresponding analog signal, and a converting circuit 120 converts the analog signal into a digital signal.例文帳に追加

単一型のＣＯＭＳ集積回路のチップ１００において、光学セル・アレイ１１２が画像を取り込んで対応するアナログ信号を生成し、このアナログ信号を変換回路１２０が対応するデジタル信号に変換する。 - 特許庁

A pixel array part 104 is formed at the center of the insulating substrate 101 on the lower side and a vertical drive circuit 105 and horizontal drive circuit 106 composed of thin-film transistors(TFTs) are formed on the peripheries.例文帳に追加

下側の絶縁基板１０１には、中央に画素アレイ部１０４が形成されているとともに、周辺には薄膜トランジスタで構成した垂直駆動回路１０５及び水平駆動回路１０６が形成されている。 - 特許庁

Also, a level conversion circuit l8 receives a control signal having voltage levels of the array voltages VddT from the control circuit 12 and converts these voltage levels to the outside power supply voltages VddL to output them to the data path 14.例文帳に追加

また、レベル変換回路１８は、制御回路１２からアレイ電圧ＶｄｄＴの電圧レベルをもつ制御信号を受けて、その電圧レベルを外部電源電圧ＶｄｄＬに変換し、データパス１４へ出力する。 - 特許庁

Plural global word lines are arranged through the memory cell array so as to correspond to the local word lines, respectively, and the local decoder circuit connects the local decoder circuit the local word lines with the global word lines in response to a control signal.例文帳に追加

複数のグロ−バルワ−ドラインがロ−カルワ−ドラインに各々対応するようにメモリセルアレイを通じて配列され、ロ−カルデコ−ダ回路は制御信号に応答してロ−カルワ−ドラインとグロ−バルワ−ドラインとを連結する。 - 特許庁

Adhesion between the focal plane array and a signal reading integrated circuit and a polishing manufacturing process are verified, and indium adhesion is performed between a sensing module and the signal reading integrated circuit, and thereby a photoelectric signal is converted.例文帳に追加

焦平面アレーと信号読み出し集積回路の接着と研磨製造工程検証を行い、感知モジュールと信号読み出し集積回路間にインジウム接着を行い光電信号を転換する。 - 特許庁

To provide an LSI for suppressing an increase in layout area caused by a word line keeper circuit added so as to reduce power consumption during stand-by by executing power supply separation between a memory cell array part and a peripheral circuit part.例文帳に追加

メモリセルアレイ部と周辺回路部との電源分離を実施して待機時の消費電力を削減するために付加するワード線キーパー回路によるレイアウト面積の増加を抑制することが可能なLSI を提供する。 - 特許庁

A receiver 10 has an adaptive antenna array 11, an analog beam forming integrated circuit 12, analog/digital(A/D) converters 13-1 and 13-2, and a software wireless module 14 as a digital processing circuit.例文帳に追加

受信機１０は、適応アンテナアレイ１１、アナログビームフォーミング集積回路１２、アナログ−デジタル（Ａ／Ｄ）コンバータ１３−１および１３−２、およびデジタル処理回路としてのソフトウェア無線モジュール１４を有している。 - 特許庁

An external circuit substrate is made to be constitution of only one sheet of a PCB(printed circuit board) 600 for driving signal lines by integrally forming the gate line driving circuits 150 on the array substrate 100 of a liquid crystal panel 10.例文帳に追加

ゲート線駆動回路１５０を液晶パネル１０のアレイ基板１００上に一体に形成したことにより、外部回路基板は、信号線駆動用のＰＣＢ基板６００の１枚のみの構成としている。 - 特許庁

Thickness of the luminous element array chip 5 is thinner than thickness of the circuit board 2, and tail heads 8b of the bonding wires 8 are positioned at the connecting pads 7 and nail heads 8a of the wires 8 are positioned at the circuit conductors 4.例文帳に追加

また前記発光素子アレイチップ５の厚みを前記回路基板２の厚みよりも薄くなし、かつ前記ボンディングワイヤ８のテールヘッド８ｂを接続パッド７側に、ネイルヘッド８ａを回路導体４側に配置させる。 - 特許庁

A level conversion circuit 17 receives an address signal or a command signal having the voltage level of the outside power supply voltages VddL and converts the voltage levels to the array voltages VddT to output them to the control circuit 12.例文帳に追加

そして、レベル変換回路１７は、外部電源電圧ＶｄｄＬの電圧レベルをもつアドレス信号またはコマンド信号を受けて、その電圧レベルをアレイ電圧ＶｄｄＴに変換し、制御回路１２へ出力する。 - 特許庁

To provide the structure of a semiconductor integrated circuit device, and its fabricating method, in which the period of development can be shortened and the cost of development can be reduced at the time of enlarging the scale of a gate array type semiconductor integrated circuit device.例文帳に追加

ゲートアレイ型半導体集積回路装置の大規模化に際して、開発期間の短縮と開発費用の削減が可能な、半導体集積回路装置の構造及びその製造方法を提供する。 - 特許庁

This liquid crystal display device has a pixel array part 1 in which signal lines and scanning lines are provided in lines, respectively, a scanning line driving circuit 2 driving the scanning lines ad a signal line driving circuit 3 driving the signal lines.例文帳に追加

本発明の液晶表示装置は、信号線および走査線が列設された画素アレイ部１と、走査線を駆動する走査線駆動回路２と、信号線を駆動する信号線駆動回路３とを有する。 - 特許庁

In the circuit board including pads for the mounting ball grid array and wiring, in the mounting structure of the ball grid array, in the electro-optical device and in the electronic apparatus; the circuit board includes the pads for mounting the ball grid array, includes the wiring for connecting the pads and external terminals, and includes a solder resist which has an aperture part for collectively exposing the pads and the wiring.例文帳に追加

ボール・グリッド・アレイを実装するためのパッドおよび配線を含む回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器において、回路基板が、ボール・グリッド・アレイを実装するためのパッドと、当該パッドおよび外部端子を接続するための配線と、ソルダーレジストと、を含み、当該ソルダーレジストが、パッドおよび配線を一括的に露出させるための開口部を有している。 - 特許庁

A first region (106) of an integrated circuit package mounted on a sensor array may be spaced apart and opposite to the second region of the package, and supportingly adjoins the sensor array and provides a plurality of interfaces (110) for interconnecting to at least one integrated circuit in the package a plurality of signals from the sensor array having a first electrical characteristic, such as analog and test signals.例文帳に追加

センサ・アレイに装着された集積回路パッケージの第一の領域（１０６）は、パッケージの第二の領域から隔設されてこの第二の領域に対向配置され、センサ・アレイに隣接してこれを支持しており、パッケージの少なくとも一つの集積回路に、アナログ信号及び試験信号のような第一の電気的特性を有するセンサ・アレイからの複数の信号を相互接続する複数のインタフェイス（１１０）を提供している。 - 特許庁

When each liquid crystal display device is to be cut out, an array substrate 11 where a package circuit board is to be fixed is kept as joined with a color filter substrate 12 opposing to the array substrate 11 until a wafer 15 is finally cut into a separated chip.例文帳に追加

液晶表示装置を個片に切り出す際に、実装回路基板を固着する側のアレイ基板１１と、それに対向するカラーフィルタ基板１２とをウェハ１５が最終的に個片に切り出されるまで、接合したままの状態とする。 - 特許庁

To provide a diagnostic device and diagnostic method for disk array device capable of unitarily diagnosing the function or operation timing of hardware by directly accessing and operating a hardware control circuit independently within a disk array device, and a program for realizing the diagnosis.例文帳に追加

ディスクアレイ装置内で独自にハードウェア制御回路を直接アクセス、動作させて、ハードウェアの機能や動作タイミングを一意に診断できるディスクアレイ装置の診断装置および診断方法ならびに診断を実現するプログラムを提供することである。 - 特許庁

The flash memory includes a non-volatile memory cell array, an error correction circuit for correcting an error in first phase data stored in the non-volatile memory array and outputting second phase data, and a phase register for storing the second phase data.例文帳に追加

本発明はフラッシュメモリ装置に係り、非揮発性メモリセルアレイ、前記非揮発性メモリセルアレイに貯蔵された第１フューズデータをエラー訂正して、第２フューズデータで出力するエラー訂正回路と、前記第２フューズデータが貯蔵されるフューズレジスタを含む。 - 特許庁

To provide a TFT array inspection device which detects defects of a gate drive circuit on a substrate having two gate drive circuits in a TFT array region, even in the case that one of the gate drive circuits has the defects.例文帳に追加

１つのＴＦＴアレイ領域に２つのゲート駆動回路が設けられた基板においてゲート駆動回路の検査を行う場合において、いずれか一方のゲート駆動回路に欠陥がある場合でもゲート駆動回路の欠陥を検出する。 - 特許庁

This precharge technique is started with a clock signal for active memory sub-array in the integrated circuit device, having the DRAM apparatus and another mixed DRAM apparatus incorporated therein, and the technique is for making the starting edge of each clock start the precharge of the active memory sub-array.例文帳に追加

ＤＲＡＭ装置および他の混載ＤＲＡＭを組込んだ集積回路装置における、アクティブなメモリサブアレイのためのクロック信号に起動されるプリチャージ技術であって、各クロックの立上がりエッジが、アクティブであったメモリサブアレイにプリチャージを開始する技術。 - 特許庁

The output of a connection selection circuit 82 is connected to not only individual laser elements 111, 112, and 113 of a sub-array beam source 11 through a line C1 but also individual laser elements 121, 122, and 123 of a sub-array beam source 12 through a line C2.例文帳に追加

接続選択回路８２の出力は回線Ｃ１を介してサブアレイ光源１１の個々のレーザ素子１１１、１１２、１１３に接続され、更に回線Ｃ２を介してサブアレイ光源１２の個々のレーザ素子１２１、１２２、１２３にも接続されている。 - 特許庁

When a write-in command is written in a non-volatile memory cell array 10 (S10), an internal boosting circuit 30 immediately starts boosting (S11), at the same time as the boosting is finished (S12 to S13), write-in is performed for the memory cell array of (S14).例文帳に追加

不揮発性メモリセルアレイ１０ヘの書き込みコマンドが書き込まれると（Ｓ１０）、内部昇圧回路３０は直ちに昇圧を開始し（Ｓ１１）、昇圧完了（Ｓ１２から１３）とともに不揮発性メモリセルアレイ１０ヘの書き込みを行う（Ｓ１４）。 - 特許庁

A control circuit 60 blinks the LED array 1a and/or the LED array 2a in a predetermined cycle by switching the on/off of the FET 1 and/or the FET 2 in the aforementioned cycle based on a color temperature signal input from the outside.例文帳に追加

制御回路６０は、外部から入力される色温度信号に基づき、ＦＥＴ１又は／及びＦＥＴ２のオン／オフを所定の周期で切り替えることで、ＬＥＤアレイ１ａ又は／及びＬＥＤアレイ２ａを当該周期で点滅させる。 - 特許庁

The sensing device includes a sensor array including a plurality of sensors and an amplifier circuit which gives different weighted values to at least some of sensor outputs obtained from the sensor array that are adjacent to each other and amplifies the respective sensor outputs.例文帳に追加

この感知装置は多数のセンサーを含むセンサーアレイ; 及び前記センサーアレイから得た少なくとも一部のセンサー出力で隣合うセンサー出力に互いに異なる加重値を付与して前記センサー出力それぞれを増幅する増幅回路を備える。 - 特許庁

Light in the visible spectrum is modulated by using an array of modulation elements 501, and control circuit connected to the array for controlling each of the modulation elements independently, each of the modulation elements has a surface 506 which is caused to exhibit a predetermined impedance characteristic with respect to particular frequencies of light.例文帳に追加

可視スペクトル光は、変調素子５０１のアレイ及びアレイに接続され、素子のそれぞれを制御する制御回路によって変調され、各素子は光の特定周波数に対し所定のインピーダンス特性を示す表面５０６を有している。 - 特許庁

A nonvolatile semiconductor storage device 100 includes a normal memory cell array 120 having a plurality of nonvolatile memories, redundant memory cell arrays 132 to 138 respectively having a plurality of nonvolatile memory cells for relieving a defective memory cell in the normal memory cell array 120, and a redundant memory cell array selection circuit 140 for selecting at least one redundant memory cell array among the redundant memory cell arrays 132 to 138.例文帳に追加

不揮発性半導体記憶装置１００は、複数の不揮発性メモリーを有する正規メモリーセルアレイ１２０と、それぞれが正規メモリーセルアレイ１２０内の不良メモリーセルを救済するための複数の不揮発性メモリーセルを有する冗長メモリーセルアレイ１３２〜１３８と、冗長メモリーセルアレイ１３２〜１３８のうち少なくとも１つの冗長メモリーセルアレイを選択する冗長メモリーセルアレイ選択回路１４０とを含む。 - 特許庁

To provide a mechanism for assembling plane array type contactor that solves the reduction of space of an input terminal in contact with a pad of the probe and can secure occupied space of an appropriate deformation part when the circuit terminal interval becomes small like an electronic circuit constituted in an integrated circuit or the like.例文帳に追加

集積回路等に構成される電子回路のように回路端子間隔が小さくなった場合、プローブのパッドに接触する入力端子の空間が小さくなること解決し、適切な変形部分の占有空間を確保できる面配列式接触子組立の機構を提供すること。 - 特許庁

An active disabling circuit by a diode 228 and a passive disabling circuit by an inductor 232 connected in parallel to a capacitor 226 via a pair of antiparallel diodes 234, 234' are arranged in plural receiving coils 220 to 380 forming a phased array, and the active disabling circuit is controlled by a bias control means 120.例文帳に追加

フェーズドアレイをなす複数の受信コイル２２０〜３８０に、ダイオード２２８によるアクティブディスエーブル回路と、１対の逆並列ダイオード２３４，２３４’を介してキャパシタ２２６に並列接続したインダクタ２３２によるパッシブディスエーブル回路を設け、アクティブディスエーブル回路をバイアス制御手段１２０で制御する。 - 特許庁

Moreover, when the substrate portions of MOSFETP1 to P3 and N1 to N3 are isolated for each circuit, the potential control of substrate voltage due to the change of temperature environment is performed independently for each circuit and the potential control for the substrate voltage to the memory array and input/output circuit is not performed.例文帳に追加

また、ＭＯＳＦＥＴＰ１〜Ｐ３ならびにＮ１〜Ｎ３の基板部が回路ごとに分離される場合、温度環境の変化にともなう基板電圧の電位制御を回路ごとに独立して行い、例えばメモリアレイや入出力回路に対する基板電圧の電位制御は行わない。 - 特許庁

The retainer assembly carries optoelectronic components, including a flexible circuit, and a tip portion of the flexible circuit and a wall of a receiving cavity within the overmold frame have a cooperating feature, to precisely register a distal electrical lead of the flexible circuit with an array of an electrical pad on the board.例文帳に追加

リテイナ・アセンブリは、フレキシブル回路を含む光電子部品を搭載し、このフレキシブル回路の末端部分と、オーバモールド・フレーム内の収容キャビティの壁とが、フレキシブル回路の末端電気リードを、基板上の電気パッドのアレイに正確に位置合わせするための協働フィーチャを有する。 - 特許庁

The LED device includes: an LED array 12; LED driver ICs 14_(0)-14_(N-1); a DC-DC converter 16; a first feedback circuit comprising voltage-dividing resistors 24, 26; and a headroom voltage-monitoring circuit including a controller 38 and a second feedback circuit 80.例文帳に追加

ＬＥＤ装置は、ＬＥＤアレイ１２と、ＬＥＤドライバＩＣ１４_（０）〜１４_（Ｎ−１）と、ＤＣ−ＤＣコンバータ１６と、分圧抵抗２４，２６からなる第１のフィードバック回路と、コントローラ３８および第２のフィードバック回路８０とを有するヘッドルーム電圧監視回路とを備えている。 - 特許庁