「array circuit」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

Consequently, cross waveguides can be decreased, the need to extend optical waveguides around, and the polarization control circuit array can be made small-sized and low-loss.例文帳に追加

これにより、交差導波路が削減でき、光導波路の引き回しが不要となり、偏波制御回路アレイが小型化、低損失化できる。 - 特許庁

A semiconductor memory device is characterized in that it is provided with a memory cell array, a row address buffer, a column address buffer, a write protection circuit, and a column decoder.例文帳に追加

メモリセルアレイ、ローアドレスバッファ、カラムアドレスバッファ、書込み保護回路、及びカラムデコーダを備えることを特徴とする半導体メモリ装置である。 - 特許庁

The peripheral circuit is constituted so as to access only a region of the memory cell array 11 selected in accordance with the status of the antifuse 53.例文帳に追加

周辺回路は、アンチヒューズ５３の状態に応じて選択されるメモリセルアレイ１１の領域のみにアクセスするように構成されている。 - 特許庁

Each switching circuit 30 performs grouping processing to group the plurality of vibration elements 12 included in the corresponding sub-array into a plurality of element groups.例文帳に追加

各スイッチング回路３０は、対応するサブアレイに含まれる複数の振動素子１２を複数の素子グループに纏めるグルーピング処理を行う。 - 特許庁

To provide a connection structure which can reduce the distance between an integrated circuit chip and an electronic component, in the connection structure of a ball grid array type package.例文帳に追加

ボールグリッドアレイ型パッケージの接続構造において、集積回路チップと電子部品との離間距離を短くできるものを提供すること。 - 特許庁

To provide an array of MEMS based switching modules that can be connected with each other in the form of a series circuit so as to achieve a desired voltage rating.例文帳に追加

所望の電圧定格を達成するように直列回路の形で接続できるＭＥＭＳベースの切替モジュールのアレイを提供すること。 - 特許庁

A backward delay array delays backwards the delayed clock signal detected by the mirror control circuit and outputs a synchronizing clock signal.例文帳に追加

逆方向遅延アレイはミラー制御回路によって検出された遅延クロック信号を逆方向に遅延させて同期クロック信号を出力する。 - 特許庁

To provide a semiconductor integrated circuit in which boosting voltage VPP can be generated responding to voltage used for a memory cell array region.例文帳に追加

メモリセルアレイ領域に使用する電圧に応答して昇圧電圧ＶＰＰを発生することができる半導体集積回路を提供する。 - 特許庁

The control circuit 17 writes data to a memory cell array 24 on the basis of information stored in the ROM fuse 11 and a data register 22.例文帳に追加

制御回路１７は、ＲＯＭヒューズ１１及びデータレジスタ２２に記憶されている情報に基づいてメモリセルアレイ２４にデータを書き込む。 - 特許庁

Print data SI and definition data SPf for flushing are transferred to the head drive circuit corresponding to the nozzle array which is to carry out flushing (drawing (c)).例文帳に追加

フラッシングを行うべきノズル列に対応するヘッド駆動回路には、印字データＳＩとフラッシング用の定義データＳＰｆが転送される（同図（ｃ））。 - 特許庁

To provide a light-emitting diode array which can control the short circuit between the electrodes for energization resulting from generating of a burr and the like.例文帳に追加

バリの発生等に起因する通電用の電極間の短絡を抑制することができる発光ダイオードアレイを提供することを目的とする。 - 特許庁

The additional circuit includes a latch that is set when an array select signal is asserted, and reset when a pre-charge operation for that bank occurs.例文帳に追加

追加の回路はアレイ選択信号がアサートされるときにセットされ、そのバンクのプリチャージ動作が発生するときにリセットされるラッチを含む。 - 特許庁

The second contact wiring connects the other end of the circuit section and the second wiring at the opposite side of the first contact wiring of the first memory cell array.例文帳に追加

第２コンタクト配線は、第１メモリセルアレイ部の第１コンタクト配線とは反対の側で、回路部の他端と第２配線とを接続する。 - 特許庁

Wiring between the electronic element and the VCSEL array module is accomplished by using a standard integrated circuit packaging technology and a flexible connector 518.例文帳に追加

電子的な素子とVCSELアレイモジュールとの間の配線は、標準的な集積回路パッケージング技術及び可撓性コネクタ518を使用して達成される。 - 特許庁

The image buffer is automatically filled with image data during the operation of an imaging pixel array 400, and the image data are accessed randomly by the external circuit.例文帳に追加

撮像画素アレイが動作中に自動的に画像バッファを画像データで満たし、該画像データはランダムアクセス方式で外部回路によりアクセスされる。 - 特許庁

The solid-state imaging apparatus includes: a pixel array section 10 including a plurality of unit pixels 11; a CDS (correlation double sampling) circuit 20; and an analog / digital converter 30.例文帳に追加

複数の単位画素１１を含む画素アレイ部１０と、ＣＤＳ（相関二重サンプリング）回路２０と、Ａ／Ｄ変換器３０とを有する。 - 特許庁

The buffer 122 is connected between the memory cell array and the Y-gating circuit and is provided with dual registers corresponding to each of a group of memory cells.例文帳に追加

ページバッファ１２２はメモリセルアレイとＹ−ゲーティング回路との間に連結され、一群のメモリセルの各々に対応するデュアルレジスタを備える。 - 特許庁

The control circuit samples signals from the sensor elements to detect pressure or power in one or more sensor elements of the sensor array.例文帳に追加

制御回路は、センサ素子からの信号をサンプリングして、センサアレイの１つ又は複数のセンサ素子での圧力又は力を検出することができる。 - 特許庁

To further narrow a frame of a display panel without restricting functions of peripheral circuit parts for driving respective pixels of a pixel array part.例文帳に追加

画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることを可能にする。 - 特許庁

The first memory 2 includes a peripheral circuit 4 to which the first and second voltages are supplied, and a cell array core 3 to which the first and third voltages are supplied.例文帳に追加

第１メモリ２は、第１、第２電圧を供給される周辺回路４、第１、第３電圧が供給されるセルアレイコア３を含む。 - 特許庁

In a memory device, a memory array 10 having a plurality of memory cells 11 and a reading circuit 20 for determining the status of the memory cell 11 as a reading target.例文帳に追加

メモリセル１１を複数備えたメモリアレイ１０と、読み出し対象のメモリセル１１の状態を判別する読み出し回路２０を設ける。 - 特許庁

A laser drive circuit 10c drives a light emission part built in the LD array 2 according to the instructions from CPU32 and outputs a light beam.例文帳に追加

レーザ駆動回路１０ｃは、ＣＰＵ３２からの指示に従ってＬＤアレイ２に内蔵される発光部を駆動し、光ビームを出力する。 - 特許庁

In the OTP memory having a memory cell array and an inspection circuit, the OTP memory with a low failure rate is provided, by predicting the failure rate of the memory element of the memory cell array from a cumulative frequency distribution of a short circuit rate, with respect to a writing voltage of the memory element included in the inspection circuit, and eliminating a substrate with a high failure rate.例文帳に追加

メモリセルアレイと検査回路を有するＯＴＰメモリにおいて、検査回路が有するメモリ素子の書き込み電圧に対するショート率を累積度数分布から、メモリセルアレイが有するメモリ素子の不良の発生率を予測し、不良の発生率が高い基板を排除することにより、不良の発生率が低いＯＴＰメモリを提供することができる。 - 特許庁

A system for testing the active matrix array including a plurality of transistors includes: an injecting element operative to apply a driving voltage to the selected transistors of the array; a readout circuit having amplifiers operative to selectively detect output signals; and a control circuit operative to control the injecting element and the readout circuit.例文帳に追加

複数のトランジスタを含むアクティブマトリクスアレイをテストするシステムであり、アレイの選択されたトランジスタに駆動電圧を印加する働きをする注入素子と、出力信号を選択的に検出する働きをする増幅器を有する読み出し回路と、前記注入素子及び前記読み出し回路を制御する働きをする制御回路と、を含む。 - 特許庁

To shorten a process time of, especially, a liquid crystal display device having a driving circuit mounted thereon and to prevent short-circuit between a common electrode of a color filter array substrate and a driving circuit part of a thin film transistor array substrate, with respect to the liquid crystal display device and a method of fabricating the same.例文帳に追加

本発明は、液晶表示装置及びその製造方法に係り、特に駆動回路が実装された液晶表示装置の工程時間を短縮すると共に、カラーフィルタアレイ基板の共通電極と薄膜トランジスタアレイ基板の駆動回路部との間の短絡を防止するための液晶表示装置及びその製造方法を提供する。 - 特許庁

In the optical printer head wherein a plurality of light emitting diode element array chips 4 are adhered and fixed on the printed circuit board 1 surface so as to be arranged in linear form via the adhesive agent 6, a recessed part 8 recessed from the circuit board surface is formed on the printed circuit board 1 corresponding to the portion between the adjacent light emitting diode element array chips 4, 4.例文帳に追加

プリント基板１表面に、発光ダイオード素子アレイチップ４を、接着剤６を介して複数個直線状に配置されるように接着固定してなる光プリンタヘッドにおいて、前記隣接しあう発光ダイオード素子アレイチップ４、４の間に対応するプリント基板１表面に、基板表面から凹んだ凹部８を形成した。 - 特許庁

A socket 10 that connects a ball grid array integrated circuit to a test circuit comprises a base 14, a plurality of contact members 26 arranged to correspond to the ball grid array of the integrated circuit, a nest assembly 16 having two comb structures 70, and a lever assembly 18 for forming a space that houses a ball by separating a pair of tip parts.例文帳に追加

ボールグリッドアレイ集積回路装置を試験回路に接続するソケット１０は、ベース１４と、集積回路装置のボールグリッドアレイに対応して配置された複数の接触子２６と、２つの櫛構造７０を有するネストアセンブリ１６と、一対の先端部分を離間させてそれらの間にボールを収容するスペースを形成するレバーアセンブリ１８を有する。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array layer 400 having electrically rewritable memory cells MC connected in series; a control circuit layer 200 disposed below the memory cell array layer 400 and controlling a voltage applied to the memory cells MC; and an interconnection portion 500 electrically connecting the control circuit layer 200 and the memory cell array layer 400.例文帳に追加

不揮発性半導体記憶装置は、電気的に書き換え可能であり且つ直列に接続されたメモリセルＭＣを有するメモリセルアレイ層４００と、メモリセルアレイ層４００の下層に位置し且つメモリセルＭＣに印加する電圧を制御する制御回路層２００と、制御回路層２００とメモリセルアレイ層４００とを電気的に接続する接続配線部５００とを備える。 - 特許庁

In the integrated optical circuit including the array waveguide type wavelength multiplexer demultiplexer, a shield structure 100 is formed by arranging a groove, a reflecting mirror, or an absorbent which cuts off light leaking from an optical circuit 16 connected to an array waveguide grating to prevent crosstalk at an incidence end of an incidence-side slab waveguide 14 constituting the array waveguide type wavelength multiplexer demultiplexer.例文帳に追加

アレイ導波路型波長合分波器を含む集積光回路において、アレイ導波路格子に接続される光回路１６から生じる漏れ光を遮断する溝、反射ミラー又は吸収剤を配置することにより遮蔽構造体１００を形成してアレイ導波路型波長合分波器を構成する入射側スラブ導波路１４の入射端におけるクロストークを防止する。 - 特許庁

The optical printer head comprises a pixel array 4 where pixels including light emitting elements are arranged two-dimensionally in the row and column directions, a horizontal scanning circuit 3 for supplying each pixel row in the pixel array 4 with a data signal, and a vertical scanning circuit 2 for selecting and activating each pixel row in the pixel array 4, all of which are formed on the same insulating substrate.例文帳に追加

開示される光プリンタヘッドは、発光素子を含む画素を行方向と列方向に２次元に配列した画素アレイ４と、画素アレイ４における各画素列にデータ信号を供給する水平走査回路３と、画素アレイ４における各画素行を順次選択して活性化する垂直走査回路２とを、同一の絶縁基板上に形成して構成されている。 - 特許庁

For example, when a power on reset circuit 32 detects supply of a power source, a sense amplifier circuit 21 automatically reads the primary set data from in a primary set data area 12 on a memory cell array 11.例文帳に追加

たとえば、パワーオンリセット回路３２が電源の投入を検知すると、センスアンプ回路２１がメモリセルアレイ１１上の初期設定データ領域１２内より初期設定データを自動的に読み出す。 - 特許庁

When an open circuit fault occurs at the corresponding laser diode bar 12, electric current flows into the diode 14 biased forwardly, and total stop of the performance of an array 42 by an open circuit fault is prevented.例文帳に追加

対応するレーザダイオードバー１２に開路故障が生じたときに、順方向バイアスされるダイオード１４に電流が流れ、開路故障によってアレイ４２の動作が完全に停止するのを防ぐ。 - 特許庁

To provide a connection holder allowing connection between circuit boards and release thereof by a simple operation, under a layered state of the circuit boards or a planar lateral array state thereof, without using a screw, a nut or a casing.例文帳に追加

ねじ・ナットや筐体を用いることなく、回路基板を重ね状態或いは平面的な横並び状態で、簡単な操作で基板間の接続やその解除ができる接続保持装置の実現。 - 特許庁

When the start request signal from the request circuit 29 is inputted, the read circuit 33 starts reading out dot image data from the image buffer 19B and starts driving a nozzle array 5B by the data.例文帳に追加

読出回路３３は要求回路２９からの開始要求信号を入力した時、イメージバッファ１９Ｂからのドットイメージデータの読出しを開始し、該データによりノズル列５Ｂの駆動を開始する。 - 特許庁

In this circuit, when a switch 1c and a resistance element 1d are disposed and a memory cell array and control circuit are in a standby state, the internal voltage VccD is measured and can be output from an output terminal.例文帳に追加

この回路において、スイッチ１ｃ、抵抗素子１ｄを設け、メモリセルアレイおよびコントロール回路がスタンバイ状態である際に、内部電圧VccDを測定し、出力端子から出力できるようにした。 - 特許庁

The column control circuit 2 and the row control circuit 3 makes parasitic capacitance of the memory cell MC which is included in a unit cell array MAT00 and in which re-writing is not performed accumulate the prescribed electric charges at a time t 11.例文帳に追加

カラム制御回路２及びロウ制御回路３は、単位セルアレイＭＡＴ００に含まれ且つ書き換えを行わないメモリセルＭＣの寄生容量に、時刻ｔ１１で所定の電荷を蓄積させる。 - 特許庁

At a receiving mode, the control circuit 206 reads out a set value corresponding to a received wave frequency from the storage circuit 207 to output the set value to the capacitance array 201 as the capacitance-selecting signal S1.例文帳に追加

受信モード時、制御回路２０６は受信電波の周波数に対応する設定値を記憶回路２０７から読み出し、容量選択信号Ｓ１としてコンデンサアレイ２０１に出力する。 - 特許庁

To improve accuracy of measurement of a normal/defective state of the semiconductor integrated circuit and to improve a fault detection rate by measuring a standby current of a semiconductor integrated circuit including a memory cell array.例文帳に追加

メモリセル・アレイを含む半導体集積回路のスタンバイ電流を測定して、その半導体集積回路の良・不良の判定精度を向上させ、よって故障検出率を向上させる。 - 特許庁

When a first and a second power source voltage VCC 1 and VCC 2 supplied from the outside are lower than a prescribed voltage, a rewrite command to a memory circuit 34 including the memory cell array is prohibited by a lockout circuit 33a.例文帳に追加

外部から供給される第１,第２の電源電圧ＶCC1,ＶCC2が所定電圧よりも低いとき、ロックアウト回路３３aによってメモリセルアレイを含むメモリ回路３４に対する書換えコマンドを禁止する。 - 特許庁

To provide an erroneous operation prevention circuit for preventing a malfunction that erroneously reads different data in the circuit by the influence of system noise, etc., while memory array data have to be read.例文帳に追加

メモリアレイのデータを読み出さなければならない状態において、システムノイズ等の影響により誤って回路内部の他のデータを読み出してしまう誤動作を防止する誤動作防止回路を提供する。 - 特許庁

A FPGA (Field Programmable Gate Array) 403 functions as an initiation mode setting circuit for setting an initiation mode when initiating a CPU 401 by loading data for initiation stored in a PROM 402 to a circuit setting memory 404.例文帳に追加

ＦＰＧＡ４０３は、ＰＲＯＭ４０２に記憶された起動用データを回路設定メモリ４０４にロードし、ＣＰＵ４０１を起動する際の起動モードを設定する起動モード設定回路として機能する。 - 特許庁

A light receiver 16 having a photosensitive-selenium-based layered structure is disposed on an active-matrix substrate 18 including a thin-film transistor(TFT) array 20 having a scan circuit 26 and a read circuit 28.例文帳に追加

走査回路２６および読み出し回路２８を有する薄膜トランジスタ（ＴＦＴ）アレイ２０を含むアクティブマトリックス基板１８上に、上記セレン基材積層構造の光受信器１６を配置する。 - 特許庁

A modulation signal is detected by a photodiode array and detected data are applied to a clock and data recovery circuit 122 tuned by a switched filter circuit 106 as a function of a data rate.例文帳に追加

変調信号はフォトダイオードの配列によって検出され、検出データは、データレートの関数として、スイッチト・フィルタ回路１０６によって同調されるクロック兼データ回復回路１２２へ適用される。 - 特許庁

The semiconductor memory comprises a memory cell array 11, a row control circuit 12 for applying a voltage to a selected word line WL, and a column control circuit 13 for applying a voltage to a selected word line WL.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１と、選択されたワード線ＷＬに電圧を印加するロウ制御回路１２と、ワード線ＷＬに電圧を印加するカラム制御回路１３とを備える。 - 特許庁

A memory array (25) and an addressing circuit (30) are formed by creating a circuit element (26) in the cross-point of two layers (70, 76) made of an electrode conductor, and the two layers are separated by a semiconductor material layer (72).例文帳に追加

メモリアレイ(25)とアドレス指定回路(30)が、電極導体の2つの層(70,76)の交点に回路エレメント(26)を作成することにより形成され、それらの2つの層は半導体材料の層(72)により分離される。 - 特許庁