「array circuit」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

To provide an optical printer head which can maintain stable light emission by preventing an adhesive agent for adhering an LED array chip to a printed circuit board from oozing out to the surface of the LED array chip.例文帳に追加

本発明の目的は、ＬＥＤアレイチップをプリント基板に接着する接着剤がＬＥＤアレイチップの表面にしみ出ないようにして、安定した発光が維持できる光プリンタヘッドを提供することにある。 - 特許庁

To provide a light emitting display panel capable of assuring a larger aperture ratio by suppressing an increase in a circuit scale of the display panel in the case respective color pixels are made into a diagonal type array or delta type array.例文帳に追加

各カラー画素をダイアゴナル型配列もしくはデルタ型配列とした場合において、表示パネルの回路規模が増大するのを抑制し、より大きな開口率を確保し得る発光表示パネルを提供すること。 - 特許庁

The multi-channel LED driving circuit includes an LED array, a DC-DC converter, and a dynamic room control block, wherein the LED array includes N LED channels each having a plurality of LEDs connected in series.例文帳に追加

回路は発光ダイオードアレイ、ＤＣ−ＤＣ変換器及び動的余裕制御ブロックを備え、発光ダイオードアレイはそれぞれ複数の発光ダイオードが直列に連結されたＮ個の発光ダイオードチャンネルを備える。 - 特許庁

The display device is an active matrix FED display device whose pixel has an individual extraction gate electrode, an emitter array, a driving transistor which is connected to the emitter array in series, a potential control circuit which controls the potential of the extraction gate electrode, and a circuit which includes a switching element and a voltage holding element.例文帳に追加

アクティブ型ＦＥＤ表示装置であって、画素は、独立された引き出しゲート電極と、エミッタアレイと、エミッタアレイに直列に接続された駆動トランジスタと、引き出しゲート電極の電位を制御する電位制御回路と、スイッチ素子と電圧保持素子を含む回路を有する。 - 特許庁

Thus, there is no restriction on the number of terminals (pins) connecting the repeated array pattern circuit 31 and the adjustment circuit 33, to allow tuning for rows and columns in a pixel array part 12 or multi-row and multi-column tuning based thereon in many parts.例文帳に追加

これにより、繰り返し配列パターン回路３１と調整回路３３とを接続する端子（ピン）数の制約が無くして、画素アレイ部１２の行数分、列数分またはそれに準ずるような複数行、複数列の多数箇所のチューニング補正を実現できるようにする。 - 特許庁

A display includes at least one driving circuit and an array comprising a plurality of bi-stable display elements, where the driving circuit is programmed to receive video data and provide a subset of the received video data to the array based on a frame skip count.例文帳に追加

ディスプレイは、少なくとも１つの駆動回路と、複数のバイステイブル表示素子を備えるアレイとを含み、アレイは駆動回路によって駆動され、駆動回路は、ビデオデータを受け取り、フレームスキップカウントに基づいて受信したビデオデータのサブセットをアレイへ供給するようプログラムされている。 - 特許庁

The device is provided with a read-out/write-in circuit 6a for echo signal and a data register 7a for echo signal which are arranged respectively in parallel to the read-out/ write-in circuit 6 and the data register 6 of the normal cell array 1 side and has the same constitution at the memory cell array 1a for echo signal side.例文帳に追加

ノーマルセルアレイ１側の読み出し／書き込み回路６及びデータレジスタ６とそれぞれ併設されて、エコー信号用メモリセルアレイ１ａ側にも同様の構成のエコー信号用読み出し／書き込み回路６ａおよびエコー信号用データレジスタ７ａが設けられる。 - 特許庁

A control circuit 104 receives a request for rewriting data; and when the volume of rewritten data is not larger than the capacity of the ferroelectric memory array 113, the rewritten data is written in the ferroelectric memory array 113 by the control circuit 104.例文帳に追加

そして、制御回路１０４によって、データの書き換えの要求を受け付けるとともに、該制御回路１０４により、書き換えデータの容量が強誘電体メモリアレイ１１３の容量以下の場合には強誘電体メモリアレイ１１３に対して該書き換えデータを書き込む。 - 特許庁

By making the width of each waveguide 35a of the array waveguide 35 in the AWG circuit 30 different from the width of each waveguide 45a of the array waveguide 45 in the AWG circuit 40, two distributions of polarization dependency PDλ of the central wavelength can be formed in one chip.例文帳に追加

ＡＷＧ回路３０におけるアレイ導波路３５の各導波路３５ａの幅とＡＷＧ回路４０におけるアレイ導波路４５の各導波路４５ａの幅とを異ならせることにより、１チップに、中心波長の偏波依存性ＰＤλの分布が２つできる。 - 特許庁

In an ultrasonic transducer array 10 disposed at the tip 2a of the ultrasonic probe 2 for the internal diagnosis of the body cavities, a flexible circuit board 30, an electric circuit 31, a packing material 32, a piezoelectric array 33, an acoustic matching layer 34 and an acoustic lens 35 are laminated sequentially on a support body 11.例文帳に追加

体腔内診断用超音波プローブ２の先端２ａに配設された超音波トランスデューサアレイ１０は、支持体１１上に、フレキシブル回路基板３０、電気回路３１、バッキング材３２、圧電素子アレイ３３、音響整合層３４、および音響レンズ３５が順次積層された構造を有する。 - 特許庁

To provide an optical waveguide in which insertion loss caused when light enters an array waveguide from a slab waveguide or enters the slab waveguide from the array waveguide may be reduced without increasing a circuit scale and without complicating circuit design and fabrication.例文帳に追加

本発明は、回路規模を大きくせず回路設計製造を難しくせず、光がスラブ導波路からアレイ導波路に向けて入射するとき、または、光がアレイ導波路からスラブ導波路に向けて入射するときに、挿入損失を低減することができる光導波路を提供する。 - 特許庁

When a signal is read from the pixel array 111a, an average value holding circuit 121 computes and holds an average value of a signal from the pixel array 111a, and a gain set value holding circuit 123 computes and holds a gain during a read of average value reference.例文帳に追加

画素列１１１ａからの信号の読み出し時に、平均値保持回路１２１において画素列１１１ａからの信号の平均値を演算して保持しておくとともに、利得設定値保持回路１２３において平均値基準読み出しの際の利得を演算して保持しておく。 - 特許庁

This device is provided with a first serial access memory performing delivery and receipt of data with the memory cell array and a second serial access memory performing delivery and receipt of data with the plurality of arithmetic circuit 40 in addition to a memory cell array 10 holding data and a plurality of arithmetic circuit 40 performing receiving operation.例文帳に追加

データを保持しておくメモリセルアレイ１０とデータを受取り演算を行う複数の演算回路４０に加え、メモリセルアレイ１０との間でデータ授受を行う、第１のシリアルアクセスメモリと、複数の演算回路４０との間でデータ授受を行う、第２のシリアルアクセスメモリとを備える。 - 特許庁

Since the inspection 5 is arranged between the signal line driving circuit 3 and the drive IC (Integrated Circuit) 4 and the drive IC 4 and the inspection circuit 5 are made to utilize the same data lines, not only a defect in the pixel array 1 but also a defect in the signal line driving circuit 3 can be detected correctly when performing inspection.例文帳に追加

信号線駆動回路３と駆動ＩＣ４の間に検査回路５を配置し、駆動ＩＣ４と検査回路５が同じデータ線を利用するようにしたため、検査時には、画素アレイ部１内の不良だけでなく、信号線駆動回路３内の不良も正しく検出することができる。 - 特許庁

This system is equipped with a radar body 14 having an oscillating circuit and a receiving circuit, and an array antenna 12 connected respectively to the oscillating circuit and the receiving circuit through antenna element switchers 20T, 20R and comprising a transmitting antenna element row and a receiving antenna element row for transmitting and receiving the radio wave in a millimeter wave band.例文帳に追加

発振回路と受信回路を有するレーダ本体１４と、前記発振回路と受信回路にそれぞれアンテナ素子切替器２０Ｔ、２０Ｒを介して接続されミリ波帯域の電波を送受信する送信アンテナ素子列と受信アンテナ素子列とからなるアレイアンテナ１２を備えている。 - 特許庁

The imager comprises an A/D converter circuit 11 for A/D- converting the pixel signals outputted from a pixel circuit 10 having a plurality of pixels set in array, and a compressor circuit 12 for compressing the pixel data outputted from the A/D converter circuit 11 to output the data in parallel.例文帳に追加

アレイ状に配置された複数の画素の配列を有する画素回路１０から出力される画素信号をＡ／Ｄ変換するＡ／Ｄ変換回路１１と、このＡ／Ｄ変換回路１１が出力する画素データを圧縮して並列に出力する圧縮回路１２とを備える。 - 特許庁

This semiconductor integrated circuit device is provided with a delay array 011 to input a clock and to generate plural clocks, a clock selecting circuit 026 to input the plural clocks and a control circuit 020 to select and control a clock to be outputted from the clock selecting circuit 026 from the plural clocks.例文帳に追加

クロックを入力し複数のクロックを発生する遅延アレイ０１１と、複数のクロックを入力するクロック選択回路０２６と、このクロック選択回路０２６から出力するクロックを複数のクロックから選択制御する制御回路０２０とを備えている。 - 特許庁

This substrate 100 for a matrix array device has inspection circuit parts 104 each disposed near an area formed with at least one of a gate line drive circuit part 102 and a signal line drive circuit part 103 over a nearly same length as one side of the drive circuit 102 or 103 or above.例文帳に追加

ゲート線駆動回路部１０２又は信号線駆動回路部１０３の少なくとも一方が形成された領域の近辺に、駆動回路部１０２又は１０３の一辺と略同一又はそれ以上の長さにわたって検査回路部１０４が形成されている。 - 特許庁

The semiconductor storage has, a memory array 100 having memory cells M11-Mnm, a bit line charge and discharge circuit 102, a bit line selection circuit 103, and a load circuit 105 connected between a data line DL connected to the bit line selection circuit 103 and a sense amplifier 104.例文帳に追加

この半導体記憶装置は、メモリセルＭ１１〜Ｍｎｍを有するメモリセルアレイ１００とビット線充放電回路１０２とビット線選択回路１０３と、ビット線選択回路１０３に接続されたデータ線ＤＬとセンスアンプ１０４との間に接続された負荷回路１０５を備える。 - 特許庁

In the DRAM 1, the gate insulating film (not shown in the figure) of each transistor in a memory cell array block 11 and an I/O circuit block (I/O circuit area) 13 constituting the memory cell area of the DRAM 1 is formed thicker in thickness than the gate insulating film of each transistor in the peripheral circuit block (peripheral circuit area) 12.例文帳に追加

ＤＲＡＭ１において、メモリセル領域を構成するメモリセルアレイブロック１１およびＩ／Ｏ回路ブロック１３（Ｉ／Ｏ回路領域）の各トランジスタのゲート絶縁膜（図示せず）を、周辺回路ブロック１２（周辺回路領域）のトランジスタのゲート絶縁膜よりも厚く形成したものである。 - 特許庁

To enable high-speed operation in less circuit resources by employing a circuit configuration and a process system suitable for the function expansion of a FPGA (field programmable gate array) in an encryption circuit processing encryption algorithm by remainder operation, and moreover, to enhance versatility of the circuit.例文帳に追加

剰余演算を行って暗号アルゴリズムを処理する暗号処理回路において、ＦＰＧＡの機能拡張に適応した回路構成及び処理方式を採ることで、より少ない回路リソースでの高速動作を可能とし、さらに、回路の汎用性を高めることを目的とする。 - 特許庁

The 3D array includes a region that behaves as a metamaterial in a selected frequency when the circuit elements of the region are one of circuit states and as a normal refractive medium in the selected frequency when the circuit elements of the region are another set of circuit states.例文帳に追加

３Ｄアレイは、或る領域の回路素子が回路状態の一方のセットにあると選択された周波数でメタマテリアルの挙動を示し、その領域の回路素子が回路状態の他方のセットにあるとその選択された周波数で通常の屈折媒質の挙動を示すような領域を有する。 - 特許庁

Test cells are disposed at ends of an array as an inverter circuit forming a ring oscillator, and the ring oscillator is operated by charging and discharging bit lines.例文帳に追加

リングオシレータを形成する反転回路としてアレイ端にテスト用のセルを配置し、ビット線を充放電しながらリングオシレータを動作させる。 - 特許庁

A pattern of a memory region selected by specifying a word line mode by a word line mode control circuit (106) in a memory array (101) is changed.例文帳に追加

ワード線モード制御回路（１０６）によるワード線モード指定により、メモリアレイ（１０１）において選択されるメモリ領域のパターンを変更する。 - 特許庁

Fuses are disposed on a direct peripheral circuit arranged around memory array areas of a DRAM, thereby making the total number of fuses increase.例文帳に追加

ＤＲＡＭのメモリアレイ領域の周辺に配置された直接周辺回路上にヒューズを配置することにより、ヒューズの総数を増加させる。 - 特許庁

To provide optical fiber array parts capable of connecting, at a low connecting loss, optical waveguides and optical fibers, which are arrayed in an optical waveguide circuit.例文帳に追加

光導波回路部品に配列した光導波路と光ファイバとを低接続損失で接続可能な光ファイバアレイ部品を提供する。 - 特許庁

At a tuning mode, a control circuit 206 outputs a capacitance-selecting signal S1 in such a way as to increase the tuning capacitance of a capacitor array 201.例文帳に追加

同調モード時、制御回路２０６はコンデンサアレイ２０１の同調容量を増加させる方向に容量選択信号Ｓ１を出力する。 - 特許庁

To provide an array substrate for a liquid crystal display device particularly having an integrated driving circuit and a method of fabricating the same in relation to the liquid crystal display device.例文帳に追加

本発明は、液晶表示装置に係り、特に、駆動回路一体型の液晶表示装置用アレイ基板とその製造方法に関する。 - 特許庁

The illumination controlling circuit makes the LED array stop ejection of an illumination light for a period while the image sensor 17 reads an end part 71a.例文帳に追加

また、照明制御回路は、画像センサ１７が端部７１ａを読み取っている期間はＬＥＤアレイに照明光の射出を停止させる。 - 特許庁

To provide a device, a circuit and a method for synchronizing input of a data group into a memory cell array and output of a data group to outside the device.例文帳に追加

メモリセルアレイへのデータグループの入力と装置外部へのデータグループの出力を同期させるための装置、回路及び方法が提供される。 - 特許庁

A solid state image pickup device is provided with a pixel array part 1-1, vertical signal lines Vlin, acceleration circuits 10-1, 10-2, and an acceleration control circuit 9.例文帳に追加

画素アレイ部１−１と、垂直信号線Ｖｌｉｎと、加速回路１０−１、１０−２と、加速制御回路９とが設けられている。 - 特許庁

To provide a method of manufacturing a reflection type liquid crystal panel that prevents damage to a MOS-FET array circuit due to discharge, in simple constitution.例文帳に追加

簡単な構成で放電によるＭＯＳ−ＦＥＴアレイ回路の損傷を防止できる反射型液晶パネルの製造方法を提供する。 - 特許庁

To provide a display panel with slimmer border without limiting a function of a peripheral circuit part for driving pixels of a pixel array part.例文帳に追加

画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることを可能にする。 - 特許庁

To provide means capable of reducing a manufacturing time and costs by easily connecting a transmit/receive module to an antenna circuit board in an antenna array.例文帳に追加

アンテナアレイにおいて、送信/受信モジュールをアンテナ回路基板に容易に接続でき、製造時間とコストを削減できる手段を提供する。 - 特許庁

The data receiving unit receives first data to be written into a memory array from the host circuit and second data generated based on the first data.例文帳に追加

データ受信部は、ホスト回路からメモリアレイに書き込むべき第１のデータと、第１のデータに基づいて生成された第２のデータを受信する。 - 特許庁

The second inverting circuit includes an input terminal connected with the bit line of the reference cell array and an output terminal connected with another end of the second load element.例文帳に追加

第２反転回路は、前記基準セルアレイのビットラインに入力端が連結され、第２負荷素子の他端に出力端が連結される。 - 特許庁

To suppress accurately reduction of a level of sense power source voltage on a sense power source line independently of distance from an array power source voltage generating circuit.例文帳に追加

アレイ電源電圧発生回路からの距離にかかわらず、センス電源線上のセンス電源電圧のレベル低下を正確に抑制する。 - 特許庁

The flag circuit is set in response to detection of erasure un-completion in any one of memory cells by erasure verify operation of the memory cell array.例文帳に追加

フラグ回路は、メモリセルアレイの消去ベリファイ動作によりメモリセルのいずれかの消去未完了が検出されるのに伴ってセットされる。 - 特許庁

The data reception section receives, from the host circuit, first data to be written into a memory array, and second data generated based on the first data.例文帳に追加

データ受信部は、ホスト回路からメモリアレイに書き込むべき第１のデータと、第１のデータに基づいて生成された第２のデータを受信する。 - 特許庁

To reduce a layout area of each cell of a standard cell system or a gate array cell system in a semiconductor integrated circuit including an optical sensor.例文帳に追加

光センサを有する半導体集積回路におけるスタンダードセル方式またはゲートアレイセル方式の各セルのレイアウト面積を低減する。 - 特許庁

This makes it possible to reduce electrical noise components coming from the array substrate 22 toward the DUT and coming from the motivity system 34 to the circuit board 39.例文帳に追加

アレイ基板22のＤＵＴ方向およびステージ動力系34からの中継プリント配線基板39への電気的なノイズ成分を低減できる。 - 特許庁

To lessen a melt risk by suppressing heat generation at a terminal connected to a switch circuit in a semiconductor device of a grid array terminal structure.例文帳に追加

グリッドアレイ端子構造の半導体装置において、スイッチ回路がつながる端子の発熱を低減して溶解の危険性を少なくすること。 - 特許庁

The semiconductor memory device is provided with a memory array, word lines, bit line pairs, a sense amplifier, a dummy cell row, an address control part and a timing generating circuit.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイ、ワード線、ビット線対、センスアンプ、ダミーセル列、アドレス制御部、タイミング発生回路を具備する。 - 特許庁

To detect short-circuiting failure in a memory array to be detected originally without causing any failure by off current of a sense amplifier circuit.例文帳に追加

センスアンプ回路のオフ電流により不良を生じさせず、本来検出すべきメモリアレイ内のショート不良を検出することを可能とする。 - 特許庁

The high-voltage gate-insulating film 17 is patterned to expose the second region and a part of the peripheral circuit region b of the cell array region a.例文帳に追加

高電圧ゲート絶縁膜１７をパターニングして周辺回路領域ｂの一部分及びセルアレイ領域ａの第２領域を露出させる。 - 特許庁