「array circuit」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

Each.unit in the reference cell array 200 is constituted of plural reference cells connected in series between circuits 210 which control the sense amplifier circuit 300 and a reference cell.例文帳に追加

基準セルアレイ内の各ユニットは、感知増幅器回路と基準セルとを制御する回路の間に直列連結された複数の基準セルで構成される。 - 特許庁

To provide a semiconductor device wherein the resistance delay in a selective gate region and a peripheral circuit region is avoided while miniaturizing a memory cell array region.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避する半導体装置を提供する。 - 特許庁

Modulation data 5 to vary the writing timing is added to a signal from the image processing section 4 and input to an LED array chip position correction circuit 6.例文帳に追加

画像処理部４からの信号に、書き込みタイミングを変化させる変調データ５が加えられて、ＬＥＤアレイチップ位置補正回路６に入力される。 - 特許庁

The drive control circuit makes the effective value of the drive voltage supplied to the coil array reduced, when the coil temperature detected by the temperature sensor exceeds a predetermined threshold.例文帳に追加

駆動制御回路は、温度センサで検出されたコイル温度が所定の閾値を超えたときにはコイル列に供給する駆動電圧の実効値を低減させる。 - 特許庁

A dual-mode charge pump circuit 400 comprises three capacitors, one flying capacitor Cf and two reservoir capacitors CR1 and CR2, and a switch array 410.例文帳に追加

デュアルモードチャージポンプ回路４００は、１つのフライングキャパシタＣｆおよび２つのリザーバキャパシタＣＲ１，ＣＲ２の３つのキャパシタと、スイッチアレイ４１０を備える。 - 特許庁

Thereby, since the plurality of memory cell array blocks in which the twisted bitline is arranged share one redundancy circuit, the chip area of the memory apparatus is not extended.例文帳に追加

これにより、ツイストされたビットラインが配列された複数のメモリセルアレイブロックが、一つの冗長回路を共有するためにメモリ装置のチップ面積を広げない。 - 特許庁

To provide an array waveguide grating chip and planar lightwave circuit that greatly suppress polarization dependency PDλ of central wavelength and improve the yield.例文帳に追加

中心波長の偏波依存性ＰＤλを大幅に抑制しかつ歩留まりを向上させたアレイ導波路格子チップおよび平面光波回路を提供する。 - 特許庁

To enable a batch array antenna to obtain desired directivity by adjusting the interval between antenna elements, and to eliminate the need for changing a feeder circuit from the antenna.例文帳に追加

パッチアレイアンテナにおいて、アンテナ素子間隔を調整することにより所望の指向性を得て、しかも給電回路を変更する必要性をなくすことである。 - 特許庁

A directivity function processing circuit 13 is provided which processes and converts the output signal of the array microphone 10 into a unidirectional signal.例文帳に追加

このアレイマイクロフォン１０の出力信号を処理して単一指向性の信号に変換して出力する指向性関数処理回路１３を設ける。 - 特許庁

To provide a device and a method for performing the simulation of a switched capacitor circuit capable of being realized by a field programmable analogue array (FPAA).例文帳に追加

フィールド・プログラマブル・アナログ・アレイ（ＦＰＡＡ）で実現可能なスイッチドキャパシタ回路のシミュレーションを行うことができるようにする装置および方法を提供すること。 - 特許庁

To reduce the power consumption by reducing surplus wiring in a main bit line in a semiconductor integrated circuit including the memory array of a bit division type RAM.例文帳に追加

ビット分割型ＲＡＭのメモリセルアレイを含む半導体集積回路において、メインビットラインの余分な配線を削減して、消費電力を低減する。 - 特許庁

The patterned layer 100 comprises a memory cell array 1 whose height of the upper surface is relatively high, and a peripheral circuit 2 whose height of the upper surface is relatively low.例文帳に追加

パターン層１００は、上面の高さが相対的に高いメモリセルアレイ部１と、上面の高さが相対的に低い周辺回路部２とを含む。 - 特許庁

A data control circuit holds, in a reading operation, data read from the corresponding memory cell array for each subcycle and outputs the data to the data terminal in the same timing.例文帳に追加

データ制御回路は、読み出し動作において、サブサイクル毎に対応するメモリセルアレイから読み出されるデータを保持し、データ端子に同じタイミングで出力する。 - 特許庁

The gain circuit 5 is capable of setting a plurality of gains and amplifies out the pixel signals read from the pixel array 1 by the pixel reading unit 2.例文帳に追加

ゲイン回路５は、複数の利得の設定が可能で、画素読出し部２により画素配列１から読出された画素信号を増幅し出力する。 - 特許庁

A reading margin of data held in the ferroelectric holding circuit is larger than a reading margin of data held in a ferroelectric memory cell in a memory array.例文帳に追加

強誘電体保持回路に保持されているデータの読み出しマージンは、メモリアレイ内の強誘電体メモリセルに保持されているデータの読み出しマージンより大きい。 - 特許庁

The control circuit 2 respectively feeds control voltage CTLV to the variable capacity elements VC1 to VC7, and controls antenna property of the array antenna 10.例文帳に追加

制御回路２は、可変容量素子ＶＣ１〜ＶＣ７の各々に制御電圧ＣＴＬＶを供給してアレーアンテナ１０のアンテナ特性を制御する。 - 特許庁

Employing the programmable logic array and a dynamic programmable gate can considerably improve the efficiency of logic blocks almost, without the need for adding of the circuit region.例文帳に追加

プログラマブル論理アレイと動的プログラマブル・ゲートを用いることで、回路領域をほとんど追加することなく論理ブロックの効率が大幅に改良される。 - 特許庁

The decision voltage supplying circuit 2 generates determine-verify voltage between read-voltage and write-verify voltage, and supplies it to the memory cell array 7 in the same way.例文帳に追加

判定電圧供給回路２は次に、リード電圧とライトベリファイ電圧との中間のディターミンベリファイ電圧を生成し、同様にメモリセルアレイ７に供給する。 - 特許庁

The memory cell array section MCA and a column selector CS receive the address signal a''' and a second test circuit section TCi2 receives the scan-out signal SiOUT1.例文帳に追加

アドレス信号ａ’’’は，メモリセルアレイ部ＭＣＡおよびカラムセレクタＣＳに入力され，スキャンアウト信号ＳｉＯＵＴ１は，第２テスト回路部ＴＣｉ２に入力される。 - 特許庁

A pixel electrode is disposed above the storage capacitor for each pixel and a peripheral circuit is disposed in a peripheral area located around a pixel array area in which the pixels are arranged.例文帳に追加

更に、画素毎に配置された画素電極と、画素が配列された画素アレイ領域の周辺の周辺領域に配置された周辺回路とを備える。 - 特許庁

To provide a semiconductor memory device having a control circuit which can drive selectively wiring connected to a memory cell array with more simple constitution.例文帳に追加

より簡易な構成でメモリセルアレイに接続された配線を選択駆動することのできる制御回路を有する半導体記憶装置を提供する。 - 特許庁

The array substrate has a circuit part constituted having a plurality of wiring layers (first wiring line 27 and second wiring line 29) at the periphery of a display part.例文帳に追加

表示部の周辺に複数の配線層（第１配線２７及び第２配線２９）を有して構成される回路部を有するアレイ基板である。 - 特許庁

The subtractor 51 executes subtraction between an output signal of the current DAC circuit 16 and an output signal of the current source array 50 and provides an output to an adder 38.例文帳に追加

減算器５１は、カレントＤＡＣ回路１６の出力信号とカレントソースアレイ５０の出力信号とを減算して加算器３８に出力する。 - 特許庁

The photons discharged from the matter in the channel upon the reaction with light 194 is detected by the constituent cell group of the photosensor array on the integrated circuit provided along the channel.例文帳に追加

光１９４に反応してチャネル内物体から放出される光子を、チャネル沿いの集積回路上にあるフォトセンサアレイの構成セル群にて検知する。 - 特許庁

A chromameter 1 comprises a polychromater 4 as a spectral optical system including a light-receiving sensor array 43, a signal processing circuit 5, and an arithmetic and control unit 6.例文帳に追加

色彩輝度計１は、受光センサアレイ４３を備える分光光学系としてのポリクロメータ４、信号処理回路５及び演算制御部６を備えている。 - 特許庁

A light emitting chip array 61 includes a light emitting chip C equipped with two or more LEDs, a circuit board 62 wherein various wiring is formed, and an intermediate member 64.例文帳に追加

発光チップアレイ６１は、複数のＬＥＤを備えた発光チップＣ、各種配線が形成される回路基板６２、及び中間部材６４を備えている。 - 特許庁

It contains the complete specifications and design documents for the DES Cracker, as well as circuit diagrams for its boards, and complete listings of its software and its gate array design. 例文帳に追加

ここにはDESクラッカーの完全な仕様と設計書が掲載されているし、基板の回路図も、ソフトやゲートアレイの設計についても完全なリストがあがっている。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

The display apparatus is equipped with a pixel array part 1 where signal lines and scanning lines are laid, a signal line driving circuit 2 to drive the signal lines, a scanning line driving circuit 3 to drive the scanning lines, a detection circuit 41 and an output circuit 4 to import and output an image, and a sensor controlling circuit 5 to control the sensor for importing an image.例文帳に追加

本発明に係る表示装置は、信号線及び走査線が列設される画素アレイ部１と、信号線を駆動する信号線駆動回路２と、走査線を駆動する走査線駆動回路３と、画像を取り込んで出力する検出回路４１＆出力回路４と、画像取込み用のセンサを制御するセンサ制御回路５とを備えている。 - 特許庁

An LED driving circuit includes a DC power supply V, a constant current circuit 11 connected between terminals of the DC power supply V and an LED array serially connected with the constant current circuit 11, and is characterized in that at least one LED is connected between output terminals of the constant current circuit 11 and the constant current circuit 11 is floating-connected.例文帳に追加

直流電源Ｖと、直流電源Ｖの端子間に接続された定電流回路１１及び定電流回路１１と直列接続されたＬＥＤ列であって、定電流回路１１の出力端子間に少なくとも１つのＬＥＤが接続され、定電流回路１１はフローティング接続されていることを特徴とするＬＥＤ駆動回路。 - 特許庁

The display device includes a pixel array part 1 wherein signal lines and scanning lines are drawn, a signal line driving circuit 2 driving the signal lines, a scanning line driving circuit 3 driving the scanning lines, a detecting circuit 41 and an output circuit 4 taking in and outputting an image, and a sensor control circuit 5 controlling the sensors for taking in the image.例文帳に追加

本発明に係る表示装置は、信号線及び走査線が列設される画素アレイ部１と、信号線を駆動する信号線駆動回路２と、走査線を駆動する走査線駆動回路３と、画像を取り込んで出力する検出回路４１＆出力回路４と、画像取込み用のセンサを制御するセンサ制御回路５とを備えている。 - 特許庁

The display apparatus is equipped with a pixel array part 1 where signal lines and scanning lines are laid, a signal line driving circuit 2 to drive the signal lines, a scanning line driving circuit 3 to drive the scanning lines, a detection circuit and output circuit 4 to fetch and output an image, and a sensor controlling circuit 5 to control the sensor for importing an image.例文帳に追加

本発明に係る表示装置は、信号線及び走査線が列設される画素アレイ部１と、信号線を駆動する信号線駆動回路２と、走査線を駆動する走査線駆動回路３と、画像を取り込んで出力する検出回路＆出力回路４と、画像取込み用のセンサを制御するセンサ制御回路５とを備えている。 - 特許庁

As a method for manufacturing it, after forming the photo diode and the transistor, etc. in the pixel array 10 and the peripheral circuit 11, the region of the transistor of the pixel array is so covered with a silicon nitride etc. that no silicide is formed therein, and the silicide layer 140 is formed in the region of the transistor constituting the peripheral circuit 11.例文帳に追加

その製法としては、画素アレイ部１０および周辺回路部１１にフォトダイオードやトランジスタを形成した後、画素アレイ部のトランジスタの領域にはシリサイドが形成されないように窒化シリコンなどで覆って、周辺回路部１１を構成するトランジスタの領域にシリサイド層１４０を形成する。 - 特許庁

The method for wiring the semiconductor integrated circuit adopting an array structure of a general purpose logic array as a base comprises the steps of forming wirings capable of being commonly used without depending upon designing of a user circuit by a lower layer interconnection, commonly using and staticizing the commonly usable wirings by a plurality of designing, and further customizing the more significant interconnection of the lower layer interconnection.例文帳に追加

汎用ロジックセルのアレイ構造をベースとする半導体集積回路の配線方法において、ユーザ回路のデザインに依存せず共通化可能な配線を下層配線層で形成し、共通化可能な配線を複数のデザインで共通、且つ、固定化し、更に、下層配線層の上位の配線層をカスタマイズする。 - 特許庁

In the mounting structure for an electronic component composed of the area array mounting component 1 joined to the circuit substrate 5 with a conductive adhesive agent 7, the size of a second terminal electrode 4 formed at the side of the circuit substrate 5 is decreased compared with that of a first terminal electrode 2 formed on the area array mounting component 1.例文帳に追加

エリアアレイ実装部品１を導電接着剤７により回路基板５に接合してなる電子部品の実装構造体において、エリアアレイ実装部品１に形成された第一の端子電極２に対して回路基板５側に形成された第二の端子電極４のサイズを小さくする。 - 特許庁

When reduction of drain voltage is caused in the center of a memory cell array 101 due to voltage drop in bit lines B0 to B4, a voltage correcting circuit 102 correcting gate voltage applied to the memory cells 103a, 103b in accordance with a position of a memory cell is arranged between the memory cell array 101 and a word line driving circuit 104.例文帳に追加

ビット線Ｂ０〜Ｂ４における電圧降下によりメモリセルアレイ１０１の中央でドレイン電圧の低下が発生する場合、メモリセル１０３ａ，１０３ｂに印加するゲート電圧をメモリセル位置に応じて補正する電圧補正回路１０２を、メモリセルアレイ１０１とワード線駆動回路１０４との間に介在させる。 - 特許庁

Label switchboard 20 has OCTA (Optically Clocked Transistor Array)22 that carries out serial-parallel conversion of an optical label signal L inputted through PD21, transmits it to a CMOS processing circuit 23 as a label L, carries out parallel-serial conversion of new label L' converted in the CMOS processing circuit 23, and outputs it to an optical modulator 24.例文帳に追加

ラベル交換器２０は、ＰＤ２１を介して入力された光ラベル信号Ｌをシリアル−パラレル変換して、ラベルＬとしてＣＭＯＳ処理回路２３に送信し、ＣＭＯＳ処理回路２３において変換された新しいラベルＬ’をパラレル−シリアル変換して、光変調器２４に出力するＯＣＴＡ（Optically Clocked Transistor Array）２２を備えている。 - 特許庁

The bit line control circuit BLC(1U,1) performs operation control on the first memory cell array when the first and second control signals are activated; the bit line control circuit BLC(1U,2) performs operation control on the second memory cell array when the first and third control signals are activated.例文帳に追加

ビット線制御回路ＢＬＣ（１Ｕ，１）は、第１及び第２の制御信号が活性化された場合に第１のメモリセルアレイに対する動作制御を行い、ビット線制御回路ＢＬＣ（１Ｕ，２）は、第１及び第３の制御信号が活性化された場合に第２のメモリセルアレイに対する動作制御を行う。 - 特許庁

The transmission vibrating element arrays 84, 86 and the reception vibrating element arrays 88, 90, 92 of a 1.75D array vibrator 82 in a continuous wave Doppler mode are set so as to be arranged by every other array, and respectively connected to a transmitting circuit 48 and a receiving circuit 50.例文帳に追加

連続波ドプラモードにおける１．７５Ｄアレイ振動子８２の送信振動素子列８４，８６と受信振動素子列８８，９０，９２の設定関係は、送信振動素子列と受信振動素子列とが一列おきに交互に配置されるように、それぞれ送信回路４８と受信回路５０に接続されている。 - 特許庁

Each bit line pre-charge circuit PREQ of plural normal columns in a selected section from among a memory cell array is commonly controlled by a bit line pre-charge signal PQn, each bit line pre-charge circuit of plural redundant columns RDA-RDC added to the memory cell array being individually controlled by second bit line pre-charge signals PQRDA-PQRDC.例文帳に追加

メモリセルアレイのうちの選択されたセクションにおける複数のノーマルカラムの各ビット線プリチャージ回路PREQを第１のビット線プリチャージ信号PQn で共通に制御し、メモリセルアレイに付加された複数の冗長カラムRDA〜RDC の各ビット線プリチャージ回路を第２のビット線プリチャージ信号PQRDA〜PQRDC で別々に制御する。 - 特許庁

The plane optical waveguide circuit is an array waveguide diffraction grating having a circuit composition in which an optical input waveguide 2, a first slab waveguide 3, an array waveguide 4 composed of a plurality of channel waveguides 4a arranged side by side, a second slab waveguide 5 and a plurality of optical output waveguides 6 are successively connected.例文帳に追加

平面光導波回路は、光入力導波路２と、第１のスラブ導波路３と、複数のチャンネル導波路４ａを並設してなるアレイ導波路４と、第２のスラブ導波路５と、複数の光出力導波路６とを順に接続した回路構成のアレイ導波路回折格子とする。 - 特許庁

WATERPROOF/DUSTPROOF KEYBOARD FOR PC FORMED BY STRUCTURE COMPOSED OF PLUS CIRCUIT LAYING FILM (ARTICLE OF ANOTHER MATERIAL WITH SAME KEY ARRAY PRINTED THEREON IS INDIVIDUALLY AFFIXED) WITH SURFACE ON WHICH JIS-COMPLIANT KEY ARRAY IS PRINTED, INSULATION FILM, MINUS CIRCUIT LAYING FILM AND IC SUBSTRATE AND FULLY COVERED (LAMINATED) WITH WATERPROOF VINYL OR THE LIKE例文帳に追加

表面にＪＩＳ規格に準じたキ−配列を印刷した（別素材に同キ−配列を印刷した物を個別に貼り付けた）プラス回路敷設フィルム、絶縁フィルム、マイナス回路敷設フィルム、ＩＣ基盤からなる構造体を防水ビニ−ル等にて全面的に覆った（ラミネ−トした）、パソコン用防水・防塵キ−ボ−ド。 - 特許庁

To provide a feeding method capable of obtaining low side lobe characteristics without deteriorating the efficiency and easily controlling directivity in a phased array antenna using a matrix circuit whose beam direction depends on a position of a feeding port and to provide a phased array antenna having the feeding circuit employing the method.例文帳に追加

給電ポートの位置によってビーム方向が決定されるマトリクス回路を用いたフェーズドアレーアンテナに関し、アンテナ効率を低下させることなく低サイドローブ特性を得ることが可能で、指向性制御を容易に行うことのできる給電方法、およびこれを用いた給電回路を有するフェーズドアレーアンテナの実現を目的とする。 - 特許庁

An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not.例文帳に追加

アクセス制御回路１３０は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。 - 特許庁

A TFT array inspection device includes a TFT driving circuit driver unit for supplying an inspection signal to a TFT driving circuit, and a detection unit for detecting a drive state of the TFT driving circuit and an active area based on a scan image of the active area.例文帳に追加

ＴＦＴアレイ検査装置は、ＴＦＴ駆動回路に検査信号を供給するＴＦＴ駆動回路用ドライバ部と、アクティブエリアの走査画像に基づいて、ＴＦＴ駆動回路およびアクティブエリアの駆動状態を検出する検出部とを備える。 - 特許庁

To reduce necessary space and to introduce respective bit lines in a pair of bit lines by means of closing intervals in a circuit, which is obtained by combining a precharge circuit and an equalization circuit for a semiconductor memory array, formed of a memory cell field having a plurality of pairs of bit lines.例文帳に追加

多数のビットラインペアを有するメモリセルフィールドから成る半導体メモリアレイのためのプリチャージ回路と等化回路が組み合わせられた回路において、所要スペースが小さく、ビットラインペアにおける各ビットラインを互いに間隔を詰めて案内できるようにする。 - 特許庁