「array circuit」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

To provide an ultrasonic diagnosis apparatus for reducing the electric power consumption of a sub-array reception delay adding circuit provided inside an ultrasonic probe and preventing generation of noise.例文帳に追加

超音波プローブ内に設けられるサブアレイ受信遅延加算回路の消費電力を低減できると共にノイズの発生を防止する超音波診断装置を提供する。 - 特許庁

In this gate array, a logic cell that configures a logical operation circuit and a program setting light receiving element for setting an arithmetic program to this logic cell are mounted on a planar chip.例文帳に追加

論理演算回路を構成するロジックセルと、このロジックセルに演算プログラムを設定するプログラム設定用受光素子とを平面状のチップ上に搭載したゲートアレイ。 - 特許庁

An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21.例文帳に追加

アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 - 特許庁

In a main arithmetic circuit 20 for executing a parallel arithmetic operation in a parallel arithmetic processing device, a DRAM cell array 30 having a dynamic memory cell, DRAM cell is arranged for storing data.例文帳に追加

並列演算を実行する主演算回路（２０）において、データを記憶するために、ダイナミック型メモリセル（ＤＲＡＭセル）を有するＤＲＡＭセルアレイ（３０）を配置する。 - 特許庁

An integrated circuit memory device includes a memory cell array which is configured to write N data bits in parallel and a write data path which is configured to serially receive 2N data bits from an external terminal.例文帳に追加

集積回路メモリ装置は、Ｎ個のデータビットを並列に書き込むメモリセルアレイと外部ターミナルから２Ｎ個のデータビットを直列に受信する書込みデータ経路を含む。 - 特許庁

An IC chip 6 as the integrated circuit element is loaded by electrically connecting a terminal electrode to a connection terminal for a wire formed on an array substrate AR.例文帳に追加

アレイ基板ＡＲ上に形成された配線の接続端子に対して端子電極を電気的に接続することで集積回路素子であるＩＣチップ６が実装されている。 - 特許庁

A main parity generation circuit which generates parity data common to regular cell arrays according to the sub-parity data is arranged corresponding to the parity cell array and not arranged in a distributed manner.例文帳に追加

サブパリティデータに応じてレギュラーセルアレイに共通のパリティデータを生成するメインパリティ生成回路は、分散配置されることなく、パリティセルアレイに対応して配置される。 - 特許庁

A high-voltage gate-insulating film, i.e. a first gate oxide film 17 is formed selectively on the second region and the peripheral circuit region b of the cell array region a.例文帳に追加

セルアレイ領域ａの第２領域及び周辺回路領域ｂ上に選択的に高電圧ゲート絶縁膜、即ち、第１ゲート酸化膜１７を形成する。 - 特許庁

By outputting a predetermined video signal from a controller to a laser drive circuit, a laser array is lit, and an SOS signal is output from an SOS sensor (Video Check).例文帳に追加

コントローラから予め定めたビデオ信号をレーザ駆動回路に出力することにより、レーザアレイを点灯させて、ＳＯＳセンサからＳＯＳ信号を出力させる（Video Check）。 - 特許庁

The discriminating circuit 15 logic-synthesizing an output of the two bits comparator 14a and 14b, and outputs a signal WE/WN/RS controlling access for a memory cell array 11.例文帳に追加

判定回路１５は、２ビット比較器１４ａ及び１４ｂの出力を論理合成し、メモリセルアレイ１１へのアクセスを制御する信号ＷＥ／ＷＮ／ＲＳを出力する。 - 特許庁

To provide an integrated circuit apparatus including a memory cell array block in which power consumption at the time of erasing operation can be lightened, and memory resources can be utilized effectively.例文帳に追加

消去動作時の消費電力を軽減することができ、かつ、メモリ資源を有効に活用することが可能なメモリセルアレイブロックを含んだ集積回路装置を提供する。 - 特許庁

An array of pins 44 and 46 extends inwardly from the pressure sidewall 18 at a discharge end of the circuits, and the pins decrease in length to conform with the converging circuit.例文帳に追加

ピンの配列（４４、４６）が、回路の吐出端において正圧側壁（１８）から内向きに延びており、またピンは、収束する回路に適合するように長さが減少している。 - 特許庁

To reduce EMI (Electro Magnetic interference) occurred when driving charge sharing of an electrical charge in a driver circuit which controls charge supply to the array of a cell storing the charge.例文帳に追加

電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路において、電荷のチャージシェアリング駆動時に発生するＥＭＩ（Electro Magnetic Interference）を低減する。 - 特許庁

Here, the circuit 25 is provided with a CPU 30, and the CPU 30 is connected with a gate array 22 by a pair of photocouplers 26 for transmission and reception.例文帳に追加

ここで、ユーザ側回路２５にはＣＰＵ３０が設けられており、そのＣＰＵ３０とゲートアレイ２２とは１対の送受信用フォトカプラ２６により接続されている。 - 特許庁

To provide a differential signal transmission circuit, disk array controller, and differential signal transmission cable, capable of facilitating a worker's confirmation on a malfunction in a differential signal transmission line.例文帳に追加

差動信号伝送路の障害を作業者が容易に確認することができる差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブルを提供する。 - 特許庁

On a substrate, a heater/driver array comprising a heater for generating heat energy utilized for delivering an ink and a driving circuit for driving this is mounted.例文帳に追加

基板には、インクを吐出するために利用される熱エネルギを発生するためのヒータとこれを駆動するための駆動回路とを含むヒータ／ドライバアレイが搭載されている。 - 特許庁

Also the bird's beak is set thin in the peripheral circuit portion 44 to prevent the bird's beaks from being connected to each other, and is set thick in the memory array portion 42 to connect the bird's beaks each other.例文帳に追加

また、周辺回路部４４においてはバーズビークが相互につながらずに、かつ、メモリアレイ部４２においてはバーズビークが相互につながって厚くなるよう設定している。 - 特許庁

An X-ray detection element array 8 composing the X-ray detector consists of an X-ray detection element 7 that is arranged in a channel direction and a slice direction on a printed-circuit board 1.例文帳に追加

Ｘ線検出器を構成するＸ線検出素子アレイ8は、プリント基板1上にチャンネル方向及びスライス方向に配列されたＸ線検出素子7から成る。 - 特許庁

An internal bus IB is connected with a self diagnostic circuit, to perform a self diagnostic test by each physical area which is a basic area being in the physical space of a memory cell array 11.例文帳に追加

内部バスＩＢが自己診断回路に接続されており、メモリセルアレイ１１の物理空間における基本領域である物理領域ごとに自己診断試験が行われる。 - 特許庁

To control a gain of a specific frequency zone of an input oscillatory wave, and to have a detection sensitivity control function, in a simple circuit configuration of a resonator array type.例文帳に追加

共振子アレイ型の簡易な回路構成にて、入力振動波の特定の周波数帯域の利得を制御できる振動波検出方法及び装置を提供する。 - 特許庁

A polarizing plate 180, which is arranged on the surface of the array substrate 100, has a light shielding layer that is arranged to shield light at an area corresponding to the driving circuit.例文帳に追加

アレイ基板１００の表面に設けられた偏光板１８０は、駆動回路に対応した領域を遮光するように設けられた遮光層を有している。 - 特許庁

A photosensor array 42 including a plurality of cells for detecting a photon is provided in an integrated circuit to set thereon a scanning route (y-direction) including a plurality of route portions.例文帳に追加

光子検知用のセルを複数個含むフォトセンサアレイ４２を集積回路内に設け、複数個の経路部分を含む走査経路（ｙ方向）をその上に設定する。 - 特許庁

A data bus (310), an array select bus (330) and a plane select bus (340) provide electric connection between the memory plane and the active circuit plane through side face contact pads on each plane.例文帳に追加

データバス（３１０）、アレイ選択バス（３３０）、そして面選択バス（３４０）は、各面上の側面コンタクトパッドを介して、メモリ面と能動回路面間の電気的接続を与える。 - 特許庁

The data program terminals of FPGA are not required, when FPGA is substituted for a gate array and they are used for controlling the boundary scan circuit 16.例文帳に追加

ＦＰＧＡのデータプログラム用端子は、ＦＰＧＡをゲートアレイに置き換える際には不要となるものであり、これを、バウンダリスキャン回路１６の制御用として使用する。 - 特許庁

To provide a cylindrical phased array antenna achieving reduction in a data rate while avoiding an increase in the size of a device and complication of a circuit, and also achieving improvement in the accuracy of angle measurement.例文帳に追加

装置の増大化、回路の複雑化を回避してデータレートを低減するとともに測角精度の向上を図ることが可能な円筒型フェーズドアレイアンテナを実現する。 - 特許庁

To provide a capacitor array which is small in size and high in capacitance and capable of preventing a short circuit from occurring between outer electrodes when the outer electrodes are formed on both its edge face and primary surface.例文帳に追加

小型大容量を実現できるとともに、端面及び主面の双方に外部電極を形成した場合、形成する外部電極の短絡を防止する。 - 特許庁

To provide ultrasonic diagnostic apparatus where a circuit scale is reduced without markedly deteriorating transmission energy and transmission directional characteristic in a two-dimensional array ultrasonic probe.例文帳に追加

２次元アレイ超音波プローブにおける送信エネルギーと送信指向特性をあまり劣化させることなく回路規模の低減を可能とした超音波診断装置の提供。 - 特許庁

To provide an integrated circuit memory array in which an operation mode of a single memory cell for each one bit or an operation mode of memory cells of two pieces or more for each one bit is easily switched.例文帳に追加

１ビットごとにシングルメモリセルの動作モードと１ビットごとに２個以上のメモリセルの動作モードとの切替えを容易に行う集積回路メモリアレイを提供する。 - 特許庁

To provide an optical wavelength multiplexing and demultiplexing circuit that compensates for the temperature dependence of a transmitting central wavelength remaining in an athermalized array waveguide diffraction grating (AWG).例文帳に追加

アサーマル化されたアレイ導波路回折格子（ＡＷＧ）において残留する透過中心波長の温度依存性を補償した光波長合分波回路を提供する。 - 特許庁

This semiconductor integrated circuit device is provided with a memory cell array MCA including a memory cell having a ferroelectric capacitor as a memory element having first and second electrodes.例文帳に追加

半導体集積回路装置は、第１電極と第２電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイＭＣＡを有する。 - 特許庁

A mantissa part adder 8 inputs N1 and N2 being the outputs of a multiplication array 3 and Q being the output of the small multiplying circuit 4, and adds them.例文帳に追加

仮数部加算器８は、乗算アレイ３の出力であるＮ１およびＮ２ならびに小乗算回路４の出力であるＱを入力としてそれらを加算する。 - 特許庁

To secure stable pixel characteristics and yield by eliminating a step between a region where a pixel array part is formed and a region where a peripheral circuit part is formed.例文帳に追加

画素アレイ部が形成される領域と周辺回路部が形成される領域との間の段差を無くし、安定した画素特性と歩留まりを確保できるようにする。 - 特許庁

The pixel array part 1 has a plurality of pixel circuits 5 arranged vertically and horizontally, and each pixel circuit 5 includes a pixel TFT 6 for display and an image capture sensor 7 for capturing an image.例文帳に追加

画素アレイ部１は、縦横に配置された複数の画素回路５を有し、各画素回路５は、表示用の画素TFT６と画像取込用の画像取込センサ７とを有する。 - 特許庁

The inspection of the TFT array is carried out by detecting fault by reading out the voltage of the organic EL electrode at circuit abnormality as a voltage information.例文帳に追加

このときの有機ＥＬ用電極の電位を電位情報として読み出すことにより欠陥検出を行って有機ＥＬ用ＴＦＴアレイのアレイ検査を行う。 - 特許庁

A decision circuit 26 holds the write prohibition data read from the storing part in an initial anode and controls an access to the memory cell array in accordance with the write prohibition data.例文帳に追加

判定回路２６は、初期化モード時に記憶部から読み出された書き込み禁止データを保持し、この書き込み禁止データに応じて、メモリセルアレイに対するアクセスを制御する。 - 特許庁

A plurality of grooves 12 are formed as an array on a substrate 11 on which an electronic circuit is mounted and electrodes are formed on end parts of protrusions between the grooves 12 so as to form the pads 15.例文帳に追加

電子回路が設けられた基板１１上に複数の溝１２を配列的に形成し、溝１２間の凸部の先端部に電極を形成してパッド１５とする。 - 特許庁

To suppress a circuit scale, concerning serial-data transmission equipment of a phased-array antenna which transmits serial data including phase control signals with respect to all radiation elements.例文帳に追加

全ての放射素子に対する位相制御信号等をシリアルデータで伝送するフェイズドアレイアンテナのシリアルデータ伝送装置に関し、回路規模の抑制を図ることを目的とする。 - 特許庁

To provide a key backlight control method and a control circuit capable of reducing electric power consumption for a key array by lighting up keys objective of key operation only.例文帳に追加

キー操作の対象となるキーのみを照明し、キー配列部における消費電力を削減できるようにしたキーバックライト制御方法及び制御回路を提供する。 - 特許庁

To provide a semiconductor memory which can activate the cell array according to the refresh mode without increasing the number of wirings and circuit area.例文帳に追加

配線本数の増加及び回路面積の増加を招かずに、リフレッシュの種別に応じたセルアレイ部の活性化期間を実現できる半導体記憶装置を提供する。 - 特許庁

A flexible detector array transmission circuit 12 for an X-ray imaging system 10 includes an electrical conductive base layer 70 connected electrically with a detector 68.例文帳に追加

Ｘ線イメージング・システム１０用の可撓性検出器アレイ伝送回路１２は、検出器６８に電気的に結合された導電性基板層７０を含むことができる。 - 特許庁

A data latch circuit 100 holds data read out from a memory cell group in a memory cell array 106 specified by a row address included in an address ADDU in a read-mode.例文帳に追加

データラッチ回路１１０は、リードモードにおいて、アドレスＡＤＤＵに含まれる行アドレスで指定されるメモリセルアレイ１０６内のメモリセル群から読み出されたデータを保持する。 - 特許庁

The array circuit arrays the fragments of M bytes each so that the (N+P) pieces of fragments of M bytes each may be aligned along the data recording direction to be stored in each drive.例文帳に追加

配列回路は、各ドライブにおいて、Ｍバイトずつの（Ｎ＋Ｐ）個の断片が、データの記録方向に沿って整列して保存されるように、Ｍバイトずつの断片を配列する。 - 特許庁

A conversion circuit 57 consists of a gate array for generating six parallel drive signals D in accordance with serial control signals from a main control device 19.例文帳に追加

変換回路５７はゲートアレイから構成されたものであり、メイン制御装置１９からのシリアルな制御信号に基づいてパラレルな６個のドライブ信号Ｄを生成する。 - 特許庁

To minimize wiring length between a memory block and a logic module in designing of a semiconductor integrated circuit for overlapping a memory array chip and a logic module chip to each other.例文帳に追加

メモリアレイチップと論理モジュールチップとを重ね合わせる半導体集積回路の設計において、メモリブロックと論理モジュールとの間の配線長を最小化すること。 - 特許庁

A sense amplifier circuit which reads out data from a memory cell by one bit line is located and laid out in a space formed between memory cell array so as to utilize its area effectively.例文帳に追加

メモリセルからのデータを１本のビット線により読み出すセンスアンプ回路をメモリセルアレイの中間にできるスペースに配置レイアウトすることで面積の有効活用が図られる。 - 特許庁