「array circuit」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

A memory array is divided into two or more blocks in the columnar direction, and the bit lines are individually arranged to each block, then a bit line selecting circuit is prepared for selecting the bit line of the divided block.例文帳に追加

メモリセルアレイを列方向に２つ以上のブロックに分割し、各ブロックに対して個別にビット線を設け、分割したブロックのビット線を選択するビット線選択回路を備える。 - 特許庁

To provide an active element array board capable of preventing a short circuit between packaged terminals even if a thick interlayer insulating film is used, without changing tact in manufacturing, and to provide a manufacturing method therefor.例文帳に追加

生産タクトを変えることなく、厚い層間絶縁膜を用いても実装端子間でのショートを防止することができるアクティブ素子アレイ基板およびその製造方法を提供する。 - 特許庁

The changeover circuit 7 divides four IO lines of a memory cell array 5 into two sets so as to perform a changeover operation, and it changes over the IO lines to a corresponding set according to the computed results of the OR circuits 23, 24.例文帳に追加

切替え回路７はメモリセルアレイ５の４つのＩＯ線を２つの組に分けて切替え動作を行い、オア回路２３，２４の演算結果に応じて対応する組に切替える。 - 特許庁

This integrated-circuit memory device is provided with a memory cell array, a plurality of data input-output pins, and a plurality of input-output circuits coupled to respective data input-output pins.例文帳に追加

メモリセルアレイ、複数のデータ入出力ピン、及びそれぞれのデータ入出力ピンとそれぞれ結合された複数の入出力回路を備える集積回路メモリ装置である。 - 特許庁

To provide a technology which compensates variation in a cell characteristic in an array and to provide a three-dimensional integrated circuit memory reducing complexity caused by level difference.例文帳に追加

アレイ内のセル特性におけるばらつきを補償する技術を提供するとともに、レベルの違いによって起こる複雑性を少なくする３次元集積回路メモリを提供する。 - 特許庁

The voice paging unit includes: a speaker array 2 having a plurality of speakers SP arrayed therein; a plurality of IC card readers 3 placed in the waiting room; and a control circuit 4 connected thereto.例文帳に追加

音声呼出装置は、複数のスピーカＳＰを配列したスピーカアレイ２と、待合室に置かれた複数のＩＣカードリーダ３と、これに接続された制御回路４とで構成される。 - 特許庁

The information on the number of times of writing in a memory cell array 101 is read from an address control memory cell 105 by a reading circuit 196, and passed to a word line decoder 103.例文帳に追加

メモリセルアレイ１０１に書き込み動作を行った回数に関する情報を、アドレス制御用メモリセル１０５から読み出し回路１０６により読み出し、ワード線デコーダ１０３に渡す。 - 特許庁

A control circuit 22 of the semiconductor memory 2 generates a 10 bit address with the first address information as a high order 4 bit and the second address information as a low order 6 bit, and outputs it to a memory array 21.例文帳に追加

半導体メモリ２のコントロール回路２２は、第１アドレス情報を上位４ビット、第２アドレス情報を下位６ビットとして１０ビットのアドレスを生成し、メモリアレイ２１に出力する。 - 特許庁

The memory array circuit 4010 compares the addresses of the plurality of first memory cells with those of first memory cells to be written to select the first memory cells based on the comparison result.例文帳に追加

メモリアレイ回路４０１０は、複数個の第１メモリセルのアドレスと書き込み対象である第１メモリセルのアドレスとを比較し、比較結果に基づいて第１メモリセルを選択する。 - 特許庁

By compiling a trigger condition program prepared in a hardware-description language and supplying it for an FPGA(field programmable gate array) 20 through the use of a computer 30, etc., a trigger condition distinguishing circuit is formed.例文帳に追加

コンピュータ３０等を用いてハードウェア記述言語で作成したトリガ条件プログラムをコンパイルしてＦＰＧＡ２０に送ることにより、トリガ条件判別回路を形成する。 - 特許庁

To provide an assembling method for preventing a short circuit between elements and variance in characteristics due to an assembly position shift caused when an array semiconductor laser is assembled with a junction surface directed downward.例文帳に追加

アレイ型半導体レーザを接合面下向きで組立てる場合に問題になる素子間の短絡と組立位置ずれによる特性のばらつきを防止する組立方法を提供する。 - 特許庁

In a step of inspecting the presence or the absence of the short-circuit failure between the array substrate and the opposite substrate, a test voltage is applied to the sensor wiring through the sensor pad from the outside of the display panel.例文帳に追加

アレイ基板と対向基板との間の短絡不良の有無を検査する工程では、表示パネルの外部からセンサパッドを通じてセンサ配線に対してテスト電圧を印加する。 - 特許庁

To inhibit stress migration of an Al interconnect line and degradation of a lens shape in an integrated circuit that forms a micro-lens array using a silicon nitride film that is an interlayer dielectric film for the Al interconnect line.例文帳に追加

Ａｌ配線の層間絶縁膜であるシリコン窒化膜を用いてマイクロレンズアレイを形成する集積回路において、Ａｌ配線のストレスマイグレーション及びレンズ形状の崩れを防止する。 - 特許庁

To provide a multiple-line grid array(MLGA) that incorporates such circuit elements as a metal wire, a resistor, a capacitor, an inductor, a transistor, or the combination of the elements and is provided with a multiple line grid(MLG).例文帳に追加

例えば、金属線、抵抗、キャパシタ、インダクタ、トランジスタまたはこれら素子の組合せ等の回路要素を組込む、多重回線グリッド(MLG)を備える多重回線グリッド・アレイ(MLGA)を提供する。 - 特許庁

A driver IC 41 is provided with a PMOS transistors 52, 53 for driving an LED array 42 and a control voltage generating circuit 34 for outputting a control voltage to the PMOS transistor 52.例文帳に追加

ドライバＩＣ４１にはＬＥＤアレイ４２を駆動するＰＭＯＳトランジスタ５２、５３とＰＭＯＳトランジスタ５２に制御電圧を出力する制御電圧発生回路３４が設けられる。 - 特許庁

The digital circuit 81 and 82, capable of being re-built use a FPGA(field programmable gate array), for example, and load a desired program into the memory of the FPGA, and conduct processings in accordance with the program.例文帳に追加

再構築可能なディジタル回路８１、８２はたとえば、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレー）を用い、ＦＰＧＡのメモリに希望するプログラムをロードして、そのプログラムに従って処理を行う。 - 特許庁

In the driving circuit, a plurality of light emitting thyristors 210 (=210-1 to 210-n) constituting a light emitting element array 200 are connected in parallel between a VDD terminal and a common terminal IN.例文帳に追加

発光素子アレイ２００を構成する複数の発光サイリスタ２１０（＝２１０−１〜２１０−ｎ）は、ＶＤＤ端子と共通端子ＩＮとの間に並列に接続されている。 - 特許庁

The processing circuit ensures a user-specific signal and a common signal in a mixed beam embodiment are in-phase and time-aligned at the antenna array.例文帳に追加

その処理回路は、混合ビームを用いる実施例では、ユーザ固有の信号と共通信号とが、そのアンテナアレイにおいて、同相であり、かつ時間合わせがなされていることを保証する。 - 特許庁

In particular, since the process failure detection circuits have the function as the dummy pattern provided in the peripheral part of the cell array, the chip surface for the process failure detection circuit is saved.例文帳に追加

特に、プロセス不良検出回路がセルアレイの周辺部に設けられたダミーパターンとしての機能を備えることによって、プロセス不良検出回路によるチップ面積を抑制できる。 - 特許庁

To provide a compact antenna element that operates in a high-density circuit environment, is relatively low-cost, and can be used to provide an array antenna having relatively higher performance.例文帳に追加

小型で、高密度回路環境において動作可能であり、比較的低コストで、比較的高性能な特性を有するアレイ・アンテナを得るために用いることができるアンテナ素子を提供する。 - 特許庁

A plurality of switch nodes 100 individually connected to a plurality of circuit blocks disposed in a two-dimensional array shape, are interconnected to form a two-dimensional freely variable connection network.例文帳に追加

二次元アレイ状に配置されている複数の回路ブロックに個々に接続されている複数のスイッチノード１００が相互接続により二次元の可変自在な接続網を形成する。 - 特許庁

To provide a semiconductor device that can be improved in yield by eliminating a step of an interlayer insulating film formed between a memory cell array region and a peripheral circuit region.例文帳に追加

メモリセルアレイ領域と周辺回路領域との間に生じる層間絶縁膜の段差を解消し、歩留まりの向上を図ることができる半導体装置を提供すること。 - 特許庁

The radiation detector module comprises a silicon substrate 1 with photodiodes 19 assembled in the form of an array, an IC ship 2 for a signal processing circuit, a flat wiring cable 3, and a panel-shaped scintillator 4.例文帳に追加

アレイ状にフォトダイオード１９を作り込んだシリコン基板１と、信号処理回路用のＩＣチップ２と、フラット状の配線ケーブル３と、パネル状のシンチレータ４により構成される。 - 特許庁

Time information required for data transfer and degenerate instruction information is transmitted from an array control circuit Via an operating state control bus 140 to a data delay controlling means 5.例文帳に追加

データ遅延制御手段５には運用状態制御バス１４０を介してアレイ制御回路２からデータ転送にかかった時間情報及び縮退指示情報が伝達される。 - 特許庁

An uppermost conductive layer is formed on the mutually connecting layer, so as to be electrically connected, at least to either one of the controlling circuit and the pixel array via the mutually connecting layer.例文帳に追加

頂部導電層が、相互接続層を介して制御回路または画素アレイの少なくとも一つと電気的接続を有するように、相互接続層の上に形成される。 - 特許庁

The transmission line for connecting a planar-array antenna and a high frequency circuit of this radar module is formed of a laminated body 10 from a conductor substrate 1 to a conductor substrate 7.例文帳に追加

このレーダモジュールでは、導体基板１から導体基板７までを重ねた積層体１０によって、平面アレーアンテナと高周波回路との間を結ぶ伝送線路が形成されている。 - 特許庁

To provide an adaptive array antenna device capable of attaining reduction of circuit scale by omitting a down-converter, an A/D converter or wiring thereto while excellently controlling directivity.例文帳に追加

良好に指向性を制御しつつ、ダウンコンバータ，ＡＤコンバータ，あるいはそれらに対する配線を省略して回路規模の縮小を図ることができるアダプティブアレーアンテナを提供する。 - 特許庁

A directional array antenna apparatus has: a plurality of radial line slot antenna (RLSA) modules 2 arranged in at least one row; and a power feeding circuit 4 that feeds power to each of the RLSA modules.例文帳に追加

少なくとも一列に配列された複数個のラジアルラインスロットアンテナ（ＲＬＳＡ）モジュール２と、複数個のＲＬＳＡモジュールの各々に対して給電する給電回路４とを備える。 - 特許庁

Data pre-fetched 2 bits from a memory array and transmitted to an amplifier circuit 154 by a data bus is ordered in accordance with the least significant bit of a column address being a start address externally given.例文帳に追加

メモリアレイから２ビットプリフェッチされデータバスによって増幅回路１５４に伝達されたデータは外部から与えられるスタートアドレスであるコラムアドレスの最下位ビットに応じて順序づけされる。 - 特許庁

To improve noise margin, to increase read-out speed, and to reduce power consumption, in a semiconductor memory having a memory array consisting of CMOS flip-flop circuit type memory cells.例文帳に追加

ＣＭＯＳフリップフロップ回路型メモリセルからなるメモリアレイを有する半導体記憶装置において、ノイズマージンを向上させ、読出し速度を速くさせるとともに、消費電力を低減させる。 - 特許庁

The memory array circuit 10 compares a plurality of pieces of data with retrieved data to select the second memory cells for storing the addresses of the first memory cells for storing the data corresponding to the retrieved data.例文帳に追加

メモリアレイ回路１０は、複数個のデータと検索データとを比較し、検索データと一致するデータを記憶する第１メモリセルのアドレスを記憶する第２メモリセルを選択する。 - 特許庁

To provide a tool for generating an exact and optimum memory set on an integrated circuit from combination of memory structure automatically created from usable spreading and/or a logic array.例文帳に追加

利用可能な拡散及び／又はロジック・アレイから自動的に生成されたメモリ構造の組合せから、集積回路上に正確かつ最適なメモリ・セットを生成するツールを提供すること。 - 特許庁

To improve the reliability by preventing the deterioration of thin-film transistors(TFTs) which occurs due to the heat generated by the drive circuit section of a polycrystalline semiconductor TFT array of a liquid crystal panel.例文帳に追加

液晶パネルにおいて、多結晶半導体薄膜トランジスタアレイの駆動回路部で発生する熱によって生じる薄膜トランジスタの劣化を防ぎ、信頼性を向上させる。 - 特許庁

In this case, the unit memory cell array constituting one bank is divided to be allotted to the same bank, by selecting cells positioned at a position being a diagonal element each other for the center of the interface circuit.例文帳に追加

このとき１個のバンクを構成する単位メモリセルアレイの分割は、インタフェース回路の中心に対して互いに対角要素の位置にあるものを選択して、同−バンクに割り付ける。 - 特許庁

A short-circuit defect is prevented by forming a second interlayer insulation layer 15 under an upper electrode power-feeding wire to be a power supply line to an upper electrode 13 of a thin-film electron source array.例文帳に追加

薄膜型電子源アレイの上部電極１３への給電線となる上部電極給電配線の下に、第二層間絶縁層１５を形成して短絡不良を防止する。 - 特許庁

An array 102 of transducer cells 103 has a first pitch a_11 along a first direction, and arrayed circuit cells 227 have a second pitch a_12 smaller than the first pitch a_11.例文帳に追加

トランスジューサセル（１０３）のアレイ（１０２）は第１の方向で第１のピッチ（ａ_１１）を有し、アレイ状の回路セル（２２７）第１のピッチ（ａ_１１）より小さい第２のピッチ（ａ_１２）を有する。 - 特許庁

To provide a blanking aperture array device which can prevent contact defect and short circuit caused by falling of an electrode pad during connection to a probe card, and its manufacturing method.例文帳に追加

プローブカードとの接続時に、電極パッドの倒れによる接触不良や短絡を防止できるブランキング・アパーチャ・アレイ・デバイスおよびその製造方法を提供することを目的とする。 - 特許庁

To provide a semiconductor device capable of preventing lowering of an access speed caused by a redundancy determination while reducing a precharge circuit in a memory cell array having a hierarchy bit line configuration.例文帳に追加

階層化ビット線構成を有するメモリセルアレイにおいてプリチャージ回路を削減しつつ冗長判定に伴うアクセス速度の低下を防止し得る半導体装置を提供する。 - 特許庁

To reduce the radiation loss from connecting segments of branched waveguides(array waveguides) and slab waveguides in a state that an optical waveguide circuit can be manufactured easily without using complicated manufacturing technology.例文帳に追加

複雑な製造技術を用いることなく容易に製造できる状態で、スラブ導波路と分岐導波路（アレイ導波路）との接続部分での放射損失を低減できるようにする。 - 特許庁

Provided is the circuit substrate including a base layer and a plurality of lead units arranged as an array, wherein the base layer has a plurality of through grooves and the lead units are disposed on the base layer.例文帳に追加

ベース層及びアレイ状に配置される複数のリードユニットを備える回路基板が提供され、ベース層は複数の貫通溝を有し、リードユニットはベース層上に配置される。 - 特許庁

Active units AUP and AUV having and active voltage decreasing circuit VDCS which supplies a large current consumed during array activation and a Vpp Pump for generating an increasing voltage are made to be a cell.例文帳に追加

アレイ活性化時消費される大電流を供給するアクティブ降圧回路（ＶＤＣＳ）および昇圧電圧発生用のＶｐｐポンプをアクティブユニット（ＡＵＰ，ＡＵＶ）としてセル化する。 - 特許庁

In the semiconductor relay, the source of a driving MOSFET 7 provided in a charging/discharging control circuit 3 is connected electrically with a silicon polycrystal body 13 exposed in the surface layer wherein a photodiode array 2 is formed.例文帳に追加

充放電制御回路３における駆動用ＭＯＳＦＥＴ７のソースを、フォトダイオードアレイ２が形成された表層に露出しているシリコン多結晶体１３に電気的に接続する。 - 特許庁

By updating a value of the switch state register 106 by the output of the digital value from the comparison circuit 105, the state of each switch 103 in the switch array section 104 is changed.例文帳に追加

そして、比較回路１０５からのデジタル値の出力により、スイッチ状態レジスタ１０６の値を更新することで、スイッチアレイ部１０４の各スイッチ１０３の状態を変更する。 - 特許庁

A CPU 510 connected to an external storage device 520 such as an HDD executes a change in the circuit data of the gate array 410 and its control and controls also respective tuners 20, 120, 220.例文帳に追加

ＨＤＤなどの外部記憶装置５２０と接続されているＣＰＵ５１０は、プログラマブルゲートアレイ４１０の回路データの変更やその制御を行うと共に、チューナーの制御をも行う。 - 特許庁

To enable quick discharge at the time of programming, simplifying a process at the time of forming contacts of a cell array part and a peripheral circuit part, and reducing etching damage.例文帳に追加

プログラム時の放電を迅速に行い、セルアレイ部及び周辺回路部のコンタクト形成時の工程を単純化し、蝕刻損傷を減らすＮＯＲ型フラッシュメモリ装置の製造方法を提供する。 - 特許庁