「array circuit」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

When color reversal occurs, the data array order of U,V signals of color difference color components among Y, U, V brightness color difference digital component image signals is counterchanged in the data converting circuit 38.例文帳に追加

そして、色反転が生じている場合、データ変換回路３８において、Ｙ、Ｕ、Ｖの輝度、色差デジタルコンポーネント映像信号のうち、色差色成分のＵ、Ｖ信号のデータ配列順を入れ替える。 - 特許庁

The optical wavelength multiplexing/demultiplexing circuit equipped with an array waveguide grating (AWG) includes an optical splitter, two arm waveguides, an optical mode synthesizing coupler, and a taper waveguide.例文帳に追加

本発明の一実施形態によれば、アレイ導波路回折格子（ＡＷＧ）を備えた光波長合分波回路は、光スプリッタと、２つのアーム導波路と、光モード合成カプラと、テーパ導波路とを備える。 - 特許庁

The micro lens and the photo diode are repeatedly formed together with a color filter and a CMOS circuit element on a semiconductor chip as an array form constituted of such elements, and provides the image sensor.例文帳に追加

マイクロレンズ及びフォトダイオードは半導体チップ上のカラーフィルタ及びＣＭＯＳ回路要素と共にこのような要素からなるアレイの形態で反復形成しイメージセンサーを提供することが可能である。 - 特許庁

A low voltage gate insulation film, namely, a second gate oxidation film thinner than the first gate oxidation film is selectively formed on the second area of the cell array area and a part of the peripheral circuit area.例文帳に追加

セルアレイ領域の第２領域及び周辺回路領域の一部分上に選択的に第１ゲート酸化膜より薄い低電圧ゲート絶縁膜、即ち第２ゲート酸化膜を形成する。 - 特許庁

To provide an integrated circuit memory device which maintains a high integration degree and includes a sensing amplifier array having a layout constituted so that a larger pitch may be supported between mutually adjacent input/output lines.例文帳に追加

本発明の集積回路メモリ装置は、高い集積度を維持し、隣接した入出力ラインの間にさらに大きいピッチを支援するように構成されたレイアウトを有する感知増幅器アレイを含む。 - 特許庁

The control circuit 20 switch-controls the first switch array section SAR1 of the first D/A conversion section DAC1 to dynamically change the allocation of capacitors for bits of input digital data.例文帳に追加

制御回路２０は、入力デジタルデータの各ビットに対するキャパシターの割り当てを動的に変化させるスイッチ制御を第１のＤ／Ａ変換部ＤＡＣ１の第１のスイッチアレイ部ＳＡＲ１に対して行う。 - 特許庁

The control circuit 20 switch-controls the switch array section 51 to dynamically change the allocation of the first type capacitors 1C and the second type capacitors 3C for bits of the input digital data.例文帳に追加

制御回路２０は、入力デジタルデータの各ビットに対する第１型キャパシター１Ｃと第２型キャパシター３Ｃの割り当てを動的に変化させるスイッチ制御をスイッチアレイ部５１に対して行う。 - 特許庁

The dispersion compensator 1 formed with Bragg gratings 7b having a dispersion compensation function in output waveguides 7 of array waveguide circuit gratings and the dispersion compensation module using the dispersion compensator 1.例文帳に追加

アレイ導波路回折格子の出力導波路７に分散補償機能を有するブラッググレーティング７ｂが形成されている分散補償器１と分散補償器１を用いた分散補償モジュール。 - 特許庁

If a failure is present in one of the two electrodes having one wire connected, the wire to one of the electrodes serves as a compensation circuit, thereby improving a yield of the blanking aperture array.例文帳に追加

二つの電極へ接続された一つの配線のうち、いずれかの電極に不良が存在する場合に、いずれか一方の配線が補償回路となり、ブランキングアパーチャアレイの歩留まりが向上する。 - 特許庁

To provide an array antenna receiver enabling calibration of an RF wireless circuit with high precision without relying on the wireless access system and bandwidth of uplink and downlink.例文帳に追加

本発明の課題は、上りリンクと下りリンクの無線アクセス方式、帯域幅に依存せずに高い精度でＲＦ無線回路のキャリブレーションが可能になるアレーアンテナ受信装置を提供することである。 - 特許庁

An ejection timing adjusting circuit 1204 sets an effective use range of a recording element array in accordance with positional shift information (registration adjustment value 1202) that shows a mutual positional shift amount of a plurality of the recording heads.例文帳に追加

また、吐出タイミング調整回路１２０４は複数の記録ヘッド相互の位置ずれ量を示す位置ずれ情報（レジ調整値１２０２）に応じて、記録素子列の有効利用範囲を設定する。 - 特許庁

This integrated circuit 200 has a memory array, of which memory cells 205, 206 are constituted so that a plurality of common bit lines 207 are used in common with many electrically insulated semiconductor regions.例文帳に追加

メモリアレイを有する集積回路２００であり、そのメモリセル２０５，２０６は、電気的に絶縁された多数の半導体領域で複数の共通ビット線２０７を共有するように構成されている。 - 特許庁

A heater 15 and a circuit board 16 are provided on the insulation layer 12 of a holding member 11 and an alumina substrate 20, on which a heating element array 18 is formed, is bonded onto the insulation layer 12 to cover the heater 15.例文帳に追加

保持部材１１の絶縁層１２上にヒータ１５と回路基板１６を設け、発熱素子アレイ１８を形成したアルミナ基板２０をヒータ１５を覆うように絶縁層１２上に接着してある。 - 特許庁

The input/output terminal portions of an optical fiber array 18 are aligned and fixed with respective prescribed spaces on a substrates 19 and 20 which are connection members having V-shaped type or circular type grooves, and the terminal portions are collectively connected to input/output waveguides of array waveguide grids 15 and 16 on planar waveguide circuit chips 13 and 14.例文帳に追加

光ファイバアレイ１８の入出力端部は、Ｖ字型または円型の溝を有する接続部材である基板１９，２０にそれぞれ所定の間隔で整列固定され、平面導波回路チップ１３，１４上のアレイ導波路格子１５，１６の入出力導波路と、一括して接続されている。 - 特許庁

A nonvolatile semiconductor memory device related to one embodiment comprises: a semiconductor substrate; a memory cell array including a plurality of memory cells that are laminated on the semiconductor substrate and connected to one another in series in a vertical direction; and a power supply circuit that is disposed on the semiconductor substrate and supplies a desired voltage to the memory cell array.例文帳に追加

一の実施形態に係る不揮発性半導体記憶装置は、半導体基板と、半導体基板上に積層され、垂直方向に直列接続された複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられ、所望の電圧をメモリセルアレイに供給する電源回路とを備える。 - 特許庁

Another embodiment includes an electromagnetic sensor array having a plurality of MR sensors arranged in an array configuration, where each MR sensor includes a plurality of MR elements forming a Wheatstone bridge circuit, and where each MR sensor is adapted to produce a time-varying output voltage in response to a time-varying external magnetic field.例文帳に追加

別の実施例は、複数のＭＲセンサがアレイの構成で配置された電磁センサアレイを含み、各ＭＲセンサは、ホイートストンブリッジ回路を形成する複数のＭＲ素子を含み、各ＭＲセンサは、経時変化する外部磁場に応答して経時変化出力電圧を発生させるように適合される。 - 特許庁

The refractive index of a part of the element waveguides of an array waveguide diffraction grating type optical multiplexing/demultiplexing circuit provided with an array waveguide composed of the plural element waveguides is made higher than remaining parts, and the length of a high refractive index part or the refractive index is made so as to be different in the respective element waveguides.例文帳に追加

上記課題を解決するために、複数の素導波路から成るアレイ導波路を有するアレイ導波路回折格子型光合分波回路の素導波路の一部を残部よりも高屈折率とし、各素導波路において高屈折率部の長さまたは屈折率が異なるようにした。 - 特許庁

An imaging apparatus includes a solid-state imaging device in which a plurality of pixels arrayed in a two-dimensional array shape are collected into sets each constituted of a plurality of predetermined pixels having the same array patterns of pixels and an imaging plane is provided to share a circuit required for pixel constitution for the plurality of predetermined pixel constituting each one set.例文帳に追加

２次元アレイ状に配列される複数の画素を、画素の配列パターンが同一となる所定の複数個の画素ずつを１組みとし、各１組みを構成する前記所定の複数個の画素に対して画素構成に必要な回路を共有する構成とされた撮像面を備える固体撮像素子を備える。 - 特許庁

To easily lead a signal line (connection lead) out of a piezoelectric element without reference to the area of an ultrasonic radiation surface and an array shape of piezoelectric elements, and to connect the lead-out signal line to an electronic circuit with respect to ultrasonic transducers in a two-dimensional array and an ultrasonic probe having the ultrasonic transducers.例文帳に追加

２次元アレイの超音波トランスデューサおよび当該超音波トランスデューサを有する超音波プローブにおいて、超音波放射面の面積や、圧電素子の配列形状にかかわらず、容易に圧電素子から信号路（接続リード）を引き出し、当該引き出された信号路と電子回路とを接続することを目的とする。 - 特許庁

In a signal reader comprising a switching power supply 902 for supplying power at least to a part of the signal reader and reading a signal from a photodetector array 58 arranged with photodetectors two-dimensionally, signals are read out in units of line from the photodetector array 58 through a read circuit 100 and a line selector 92.例文帳に追加

当該装置の少なくとも一部に電源を供給するスイッチング電源９０２を有し、２次元に光検出器が配置された光検出器アレー５８より信号を読み出す信号読出装置において、読み出し回路１００、ラインセレクタ９２により光検出器アレー５８より行を単位として、信号が読み出される。 - 特許庁

To provide a guide substrate for an optical fiber to realize an lightwave circuit module which has a pitch conversion function so as to couple the pitch P1 of an optical fiber array to the pitch P2 in an active layer or a waveguide part of an optical element, as well which achieves direct optical coupling between an optical element and an optical fiber array with low loss.例文帳に追加

光ファイバアレイのピッチP1を光素子の活性層又は導波路部のピッチP2との結合が可能となるようにピッチ変換する機能を有しつつ、光素子と光ファイバアレイとを直接且つ低損失に光学的に結合可能となる光波回路モジュールを実現するための光ファイバ用のガイド基板を提供する。 - 特許庁

To ensure amply large the packaging area for a drive circuit and area for the display region to be packaged to an array substrate, while maintaining the overall display panel to be a small size, by simplifying the structure necessary for inspecting the spacing between the array substrate and an opposite substrate of the display panel that concurrently touch panel functions.例文帳に追加

タッチパネル機能を併せ持つ表示パネルにおいて、アレイ基板と対向基板との間隔を検査するために必要な構造を単純化することにより、表示パネルの全体を小型に維持したまま、アレイ基板に実装されるべき駆動回路の実装面積や表示領域の面積を十分に大きく確保する。 - 特許庁

The redundancy data storage circuit of the semiconductor memory includes: a memory cell array; a write driver configured to write redundancy data in the memory cell array in response to a test signal; and a sense amplifier configured to detect and output the redundancy data recorded on the memory cell in response to a read signal.例文帳に追加

本発明に係る半導体メモリのリダンダンシデータ格納回路は、メモリセルアレイと、テスト信号に応じてリダンダンシデータをメモリセルアレイに記録するように構成された書き込みドライバと、読み出し信号に応じて、前記メモリセルに記録されたリダンダンシデータを感知して出力するように構成されたセンスアンプとを備えることを特徴とする。 - 特許庁

A related aspect of the touch sensitive device is a coding pattern that allows each sensor circuit to share multiple electrodes at specially chosen locations in a sensor array such that the ability to detect the absolute position of a single object over the sensor array of capacitive touch sensitive device is not compromised.例文帳に追加

本明細書で説明するタッチセンス装置の関連の態様は、容量性タッチセンス装置のセンサ・アレイ全体で１つの物体の絶対位置を検出する能力を損なわないように特に選択されたアレイ内の場所で、各センサ回路が複数の電極を共有できるようにする符号化パターンである。 - 特許庁

A printing drive circuit 36, that drives the first thermal head 34 drives sequentially the heating element array in the printing range, according to the information on printing, and drives the heating element array for breaking the thin wire 77 for short-circuiting, when the thin wire 77 for short-circuiting is transferred to the position of the first thermal head 34.例文帳に追加

この第１のサーマルヘッド３４を駆動する印刷駆動回路３６は、印刷を行う情報に従って印刷範囲の発熱体アレイを順次駆動し、短絡用細線７７が第１のサーマルヘッド３４の位置に移送されると短絡用細線７７を切断するための発熱体アレイを駆動する。 - 特許庁

To provide a method for driving an array type optical modulation element and an array type exposure element which sets a sufficiently long time as a required response time of elements without reducing the output light quantity, increases the degrees of freedom of design of elements and extremely shortens the exposure time of one picture while reducing the burden of a peripheral circuit.例文帳に追加

出力光量を低減させることなく、素子の必要な応答時間を十分に長く設定し、素子の設計自由度を向上させ、周辺回路の負担を軽減しつつ、１画面の露光時間を極端に短縮することができるアレイ型光変調素子、アレイ型露光素子の駆動方法を提供する。 - 特許庁

The redundant memory cell array selection circuit 140 selects, during erasure operation, a redundant memory cell array according to a priority of a block unit obtained by dividing an erasure unit among a plurality of redundant memory cell arrays determined in the erasure unit on the basis of input address information and defective memory information.例文帳に追加

冗長メモリーセルアレイ選択回路１４０は、消去動作時において、入力アドレス情報と不良メモリー情報とに基づいて消去単位で決定される複数の冗長メモリーセルアレイの中から、消去単位を分割したブロック単位の優先順位に従って冗長メモリーセルアレイを選択する。 - 特許庁

The DA converter is provided with: the plurality of current cell arrays; a plurality of current sources for generating a reference current applied to each current cell array; and a rotation circuit for rotating the current source for generating the reference current applied to each current cell array among the plurality of current sources by each prescribed time.例文帳に追加

本発明のＤＡコンバータは、複数の電流セルアレイと、各々の電流セルアレイに供給する基準電流を発生する複数の電流源と、各々の電流セルアレイに供給する基準電流を発生する電流源を、複数の電流源の間で所定時間毎にローテーションするローテーション回路とを備える。 - 特許庁

An antenna system 20 for top facility is provided with an antenna array 45 of M×N antenna elements 40, a cooperative power feeding part for operationally interconnecting the antenna elements, a backward channel for communicating with a ground base facility and a radio frequency(RF) circuit for processing an RF signal between the antenna array and a backward link.例文帳に追加

塔頂部設備用アンテナ・システム２０は、Ｍ×Ｎ個のアンテナ要素４０のアンテナ・アレイ４５、該アンテナ要素を作動的に相互接続するための共同給電部、地上ベース設備と通信するための逆送チャネル、及びアンテナ・アレイと逆送リンクの間で無線周波数信号を処理するための無線周波数回路を含む。 - 特許庁

The array substrate 20 includes: the connection pad 53 which is formed on one side of the array substrate 20 and is used for connecting the outer circuit for driving a display pixel 12; and an inspection pad 56 which is formed symmetrically with the connection pad 53 and is located independently in the non-connection state on a place outside an area for forming the connection pad 53.例文帳に追加

アレイ基板２０の一側に形成され、表示画素１２を駆動させるための外部回路接続用の接続用パッド５３を設け、この接続用パッド５３と対称形に形成され接続用パッド５３形成領域外の場所に非接続状態で独立して位置する検査用パッド５６を有する。 - 特許庁

An optical coupling circuit 1 is provided with an optical fiber array 10 for fixing the terminal parts of optical fibers 2 and 3 on one side, an optical fiber ferrule 20 for fixing the terminal part of an optical fiber 4 on the other side and a base board 30 for fixing the optical fiber array 10 on one terminal part and fixing the optical fiber ferrule 20 on the other terminal part.例文帳に追加

光結合回路１は、一方の光ファイバ２，３の端部が固定される光ファイバアレイ１０と、他方の光ファイバ４の端部が固定される光ファイバフェルール２０と、一端部に光ファイバアレイ１０が固定され、他端部に光ファイバフェルール２０が固定されるベース基板３０とを備えている。 - 特許庁

The semiconductor device 100 is equipped with: an SRAM 200 including a memory cell array 201 and a peripheral circuit 202; and a memory cell voltage generating section 300 in which the memory cell voltage VMM of α times (α>1) of a core power source voltage VDD is generated in accordance with the change of the core power source voltage VDD supplied to the peripheral circuit 202, and the memory cell voltage VMM is supplied to the memory cell array 201.例文帳に追加

本発明の一態様に係る半導体装置１００は、メモリセルアレイ２０１と周辺回路２０２とを有するＳＲＡＭ２００と、周辺回路２０２に供給されるコア電源電圧ＶＤＤの変化に応じて、当該コア電源電圧ＶＤＤのα倍（α＞１）のメモリセル電圧ＶＭＭを生成し、メモリセルアレイ２０１に供給するメモリセル電圧生成部３００とを備える。 - 特許庁

A nonvolatile semiconductor memory device 10 comprises: a memory cell array 11 having multiple pages which are provided in a common semiconductor region and respectively including multiple electrically-rewritable memory cells; a control circuit 23 for applying erasing operation to a selected page; and a verification circuit 18 for determining whether or not the memory cell array 11 has an excessively-erased memory cell after the erasing operation.例文帳に追加

不揮発性半導体記憶装置１０は、共通の半導体領域に設けられた複数のページを有し、複数のページの各々は電気的に書き換え可能な複数のメモリセルを有する、メモリセルアレイ１１と、選択ページに対して消去動作を行う制御回路２３と、消去動作後に、メモリセルアレイ１１に対して消去し過ぎたメモリセルが存在するか否かを判定するベリファイ回路１８とを含む。 - 特許庁

To provide a tray for a semiconductor integrated circuit in which the semiconductor integrated circuit can be corrected to a proper storage position in a pocket even when a corner portion of the ball grid array type semiconductor integrated circuit to be stored in a storage pocket for the tray by an automatic machine drops in the corner portion in a recess on an inner bottom face in the storage pocket.例文帳に追加

自動機によってトレーの収納用ポケットに収納しようとするボールグリッドアレイ型の半導体集積回路のコーナ部分が収納用ポケット内底面における凹部内のコーナ部分に落ち込んだ場合でも、同半導体集積回路をポケット内の適正な収納位置に補正できる半導体集積回路用トレーを提供できるようにする。 - 特許庁

When an output voltage from the power source booster circuit 105 becomes no longer the predetermined voltage during the reading operation, a circuit 106 for controlling a semiconductor storage element array and a circuit 107 for holding address data are controlled by the signal 111 for deciding the power source boosting condition to interrupt the reading operation, then error data preliminarily being defined are output as the output data.例文帳に追加

読み出し動作中、電源昇圧回路105からの出力電圧が所定の電圧値でなくなった場合、電源昇圧状態判定信号111により、半導体記憶素子アレイ制御回路106、及びアドレス・データ保持回路107が制御され、読み出し動作を中断し、出力データを、予め定義しておいたエラーデータを出力する。 - 特許庁

Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted.例文帳に追加

ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。 - 特許庁

This optical waveguide circuit module 1 has an optical waveguide circuit part 2 having a plurality of waveguides 7a for signal input and waveguides 7b for signal output, and a fiber array 3 which is adhesively fixed to one side face of the optical waveguide circuit part 2 and holds a plurality of optical fibers 14 for signal transmission connected to the waveguides 7a and 7b.例文帳に追加

光導波回路モジュール１は、複数本の信号入力用導波路７ａ及び信号出力用導波路７ｂを有する光導波回路部２と、この光導波回路部２の一側面に接着固定され、導波路７ａ，７ｂと接続される複数本の信号伝送用光ファイバ１４を保持したファイバアレイ３とを有している。 - 特許庁

A system-on-chip integrated circuit 10 includes a configurable logic array 15, a processor 11, and memories 13, 14 suitable for storing instructions for a mission function and instructions for a configuration loading function to be used for loading configuration data to a nonvolatile configuration memory in the integrated circuit from an external source via an input port in the integrated circuit.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上の不揮発性設定メモリへ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

To provide an antenna array capable of using a discrete active element suitable for mass production in which the space for the discrete active element can be secured when integrally assembling a dielectric substrate to mount thereon a circuit including the active element to a waveguide and micro fabrication, that is a semiconductor integrated circuit manufacturing technique, is not required for the circuit to be provided on the dielectric substrate.例文帳に追加

ディスクリートの能動素子を含む回路を搭載する誘電体基板を導波管に一体に組み付ける際に前記能動素子のスペースを確保でき、誘電体基板に設けられる回路には半導体集積回路作製技術である微細加工が必要でなく、量産に適したディスクリートの能動素子の使用ができるアンテナアレイを提供する。 - 特許庁

An optoelectrical transducer includes a photocurrent extraction circuit 3 which extracts a photocurrent from an actually applied optoelectrical transducer alone to be inputted into a switching circuit 4, by specifying a plurality of blocks optionally as the actually applied optoelectrical transducer out of two-dimensional array semiconductor optoelectrical transducers 1 and 2 based on the control of a logic circuit 10.例文帳に追加

本発明の光電変換装置は、ロジック回路１０の制御に基づいて、二次元配置半導体光電変換素子１，２の中から任意で複数のブロックを実使用光電変換素子として指定して、当該実使用光電変換素子のみから光電流を抽出して切換回路４へ入力する光電流抽出回路３を具備するものである。 - 特許庁

When an input voltage decision circuit 24 decides that an input voltage exceeds a prescribed voltage, a control circuit 25 of a positive polarity power source selection circuit 22 turns on a first switch SW1 and turns off a second and third switches SW2 and SW3 to supply the input voltage through the first switch SW1 to the memory cell array 21.例文帳に追加

正極性電源選択回路２２の制御回路２５は、入力電圧判定回路２４が入力電圧が所定電圧を越えたと判定すると、第１のスイッチＳＷ１をオンして第２,第３のスイッチＳＷ２,ＳＷ３をオフすることにより、上記入力電圧を第１のスイッチＳＷ１を介してメモリセルアレイ２１に供給する。 - 特許庁

The apparatus is equipped with; a first pixel circuit group 27 which is formed by only first pixel circuits A each having a capacitance value C1; a second pixel circuit group 28 which is formed by only second pixel circuits B each having a capacitance value C2; and a third pixel circuit group 29 which is formed by both the first pixel circuits A and the second pixel circuits B, on an array board.例文帳に追加

アレイ基板上に、容量値Ｃ_1を備えた第１画素回路Ａのみによって形成される第１画素回路群２７と、容量値Ｃ_2を備えた第２画素回路Ｂのみによって形成される第２画素回路群２８と、第１画素回路Ａおよび第２画素回路Ｂの双方によって形成される第３画素回路群２９とを備える。 - 特許庁

In an ASIC chip 1 with a built-in DRAM including a large-scale logic circuit 7, or the like, an entire DRAM macro 2 including not only a cell array part 6 of the DRAM but also an internal power supply circuit 4 is formed in a well 5 such as a Deep N well, and power is supplied to the DRAM macro 2 from the internal power supply circuit 4.例文帳に追加

大規模なロジック回路７を含むＤＲＡＭ内蔵ＡＳＩＣチップ１等において、ＤＲＡＭのセルアレイ部６のみならず内部電源供給回路４を含めたＤＲＡＭマクロ２全体をＤｅｅｐ Ｎウェル等のウェル５内に形成し、このＤＲＡＭマクロの電源供給を前記内部電源供給回路から行うものである。 - 特許庁

To provide a semiconductor storage device which can store and hold ≥2 bits in spite of fining, can operate stably with a small circuit area and can prevent circuit malfunctions due to the small current to be supplied to a memory cell array and a portable electronic device using the same.例文帳に追加

微細化しても２ビット以上の記憶保持ができ、かつ、小さい回路面積で安定した動作ができ、メモリセルアレイに供給する電流が小さいことに起因する回路誤動作を防止できる半導体記憶装置およびそれを用いた携帯電子機器を提供する。 - 特許庁

A nonvolatile semiconductor memory 100 is provided with multiple write-in pipe lines 110-1 to 110-N respectively having a memory array, a timing circuit 140 successively starting write-in operation in these pipe lines and a shared charge pump and voltage adjustment circuit 150 operating the circuits by a programmed memory cell.例文帳に追加

不揮発半導体メモリが、それぞれがメモリアレイを有する多重書込みパイプラインと、前記パイプラインにおいて書込み動作を逐次開始するタイミング回路と、プログラムされたメモリセルによって回路を作動させる共有された電荷ポンプ及び電圧調節回路とを有する。 - 特許庁