| 例文 |
array circuitの部分一致の例文一覧と使い方
該当件数 : 2289件
The semiconductor integrated circuit device comprises a plurality of CMOS type base cells 940A and 940B arranged on a semiconductor substrate, and m interconnect layers wherein gate array system logical cells 100A and 100B are constituted of the base cells and the interconnect layers.例文帳に追加
半導体基板上に複数個配列されたCMOS型ベースセル940A、940Bと、m層の配線層とを備え、ベースセルと配線層によりゲートアレイ方式の論理セル100A、100Bを構成する。 - 特許庁
To stabilize and compact the circuit operation of a semiconductor memory device, in which memory elements are arranged in the shape of an array such as a memory or the like and a multitude of transistors are arranged regularly around the memory elements.例文帳に追加
本発明の目的は、メモリ等の様にアレイ状に記憶素子が配置され、その周囲にトランジスタが規則的に多数配置された半導体記憶装置の回路動作の安定化およびコンパクト化を図ることである。 - 特許庁
The photoelectric conversion apparatus comprises a pixel array region 100, a constant current source region 200 having a plurality of constant current sources arranged to be connected to a plurality of column signal lines respectively, and a differential circuit region 300.例文帳に追加
光電変換装置は、画素アレイ領域100と、複数の列信号線にそれぞれ接続された複数の定電流源が配置された定電流源領域200と、差分回路領域300とを備える。 - 特許庁
To provide a printed board, wherein the occurrence of solder bridge between conductive lands is suppressed effectively, even if the array pitch between adjoining conductive lands is reduced due to higher mounting density of an electronic circuit components.例文帳に追加
電子回路部品の実装密度が高密度化されて隣接する導電ランド間の配列ピッチが縮小化されても、導電ランド間の半田ブリッジ発生を効果的に抑制できるプリント基板を提供する。 - 特許庁
Thereafter, a tunnel insulating film 7 for the nonvolatile memory transistor is formed on the silicon substrate 1, it is left in the cell array region and removed and a gate insulation film 10 for the high-voltage system transistor is formed in a peripheral circuit region.例文帳に追加
その後、シリコン基板1に、不揮発性メモリトランジスタ用のトンネル絶縁膜7を形成し、これセルアレイ領域に残して除去して、周辺回路領域に高電圧系トランジスタ用のゲート絶縁膜10を形成する。 - 特許庁
By increasing pitches of the word lines and the bit lines, adverse influence of the proximal effect can be reduced which is caused by the high density characteristics of the array contacting relatively open characteristics of the adjacent peripheral circuit.例文帳に追加
ワード線及びビット線のピッチの増加により、配列の稠密な特徴が隣接した周辺回路の比較的開放した特徴と接することが原因で生ずる近接効果の悪い結果を小さくすることが出来る。 - 特許庁
Tissue information of a reagent is obtained by an array probe 21 and a pencil probe 22 which are respectively driven by transmission/reception by means of transmitting/receiving circuits 23 and 24 independently controllable by a control circuit 25.例文帳に追加
被検体内の組織情報は、制御回路25によって独立して制御可能な送受信回路23及び24によりそれぞれ送受信駆動されるアレイプローブ21及びペンシルプローブ22により得られる。 - 特許庁
The planar antenna array 10 for a linearly polarized wave compensates unbalanced amplitudes and phases caused by coupling between adjacent lines in the supply circuit network 18 to improve the radiation pattern from the antenna.例文帳に追加
直線状に偏波した波用の平面状アンテナ列10は、供給回路網18内の隣接する線の間の結合に起因する振幅及び位相の不均衡を補償して、アンテナの放射パターンを改良する。 - 特許庁
The ultrasound transducer (106) also includes an integrated circuit (156) coupled to the interposer layer (154) and electrically connected to the array (146) of acoustic elements through the dematching layer (152) and the interposer layer (154).例文帳に追加
超音波トランスデューサ(106)はまた、介在層(154)に結合されておりデマッチング層(152)及び介在層(154)を通して音響素子のアレイ(146)に電気的に接続されている集積回路(156)を含んでいる。 - 特許庁
In the laminated semiconductor chip 27, at least a pixel array 23 and a multi-wiring layer 41 are formed on the first semiconductor chip 22, and a logic circuit 25 and a multi-wiring layer 55 are formed on the second semiconductor chip 26.例文帳に追加
積層半導体チップ27では、少なくとも第1の半導体チップ部22に画素アレイ23と多層配線層41が形成され、第2の半導体チップ部26にロジック回路25と多層配線層55が形成される。 - 特許庁
The semiconductor memory device comprises a memory cell array on which a memory cell MC is disposed and a control circuit 104 for applying a voltage to a bit line 4 and a word line 3 so that a predetermined potential difference is given to the selection memory cell MC.例文帳に追加
半導体記憶装置は、メモリセルMCが配置されたメモリセルアレイと、選択メモリセルMCに所定の電位差がかかるよう、ビット線4及びワード線3に電圧を印加する制御回路104とを備える。 - 特許庁
When binary data is read out from one page of the memory cell array 21, a voltage generating circuit 31 generates read-out voltage being lower than read-out voltage when multi-level data is read out, and supplies it to a word line of a non-selection page.例文帳に追加
電圧発生回路31は、メモリセルアレイ21の1つのページから2値データを読み出すとき、多値データを読み出すときの読み出し電圧より低い読み出し電圧を発生し、非選択ページのワード線に供給する。 - 特許庁
To provide a light emitting element array by forming a driving circuit in a chip and separately driving a DC current for supplying power to light emitting elements and a drive signal for specifying light emission/non-emission of each light emitting element.例文帳に追加
チップ内に駆動回路を設け、発光素子に電力を供給する直流電流と、発光素子の発光/非発光を指定する駆動信号とを分離して動作させるようにした発光素子アレイを提供する。 - 特許庁
The apparatus which detects a foreign body on a repetitive pattern part on a wafer by a refractive index change-type lens array, a spatial filter and a pattern-information removal circuit is provided, and the foreign body on the wafer being conveyed can be inspected.例文帳に追加
また、屈折率変化型のレンズアレイ、空間フィルタ、パターン情報除去回路により、ウェハ上の繰り返しパターン部上の異物を検出する装置を提供し、搬送途中のウェハ上異物検査を可能にした。 - 特許庁
Each heating element in the heating element array 18 is driven by the heating element drive circuit to generate gradation thermal energy which is imparted to a recording sheet along with the bias thermal energy so that each pixel develops a color with an appropriate density.例文帳に追加
発熱素子アレイ18の各発熱素子は発熱素子駆動回路により階調熱エネルギーを発生し、記録紙に階調熱エネルギーとバイアス熱エネルギーが与えられ、各画素が適正濃度に発色される。 - 特許庁
A battery pack main body 1 comprises a unit cell group 20 composed of an array of square-shaped unit cells 21-24, holder members 31-33 which retain the positions of each of the unit cells, lead plates 41-46, and a circuit board 50, etc.例文帳に追加
パック電池本体1は、角形の素電池21〜24が配列されてなる素電池群20、素電池同士の位置を保持するホルダ部材31〜33、リード板41〜46、回路基板50等で構成される。 - 特許庁
To improve deterioration in performance caused by increasing in circuit size and Doppler shift when performing mobile reception by a beam space array antenna, and when a selected channel is except for an ideal reception channel relating to the Doppler shift.例文帳に追加
ビームスペースアレーアンテナで移動受信を行う場合に、選局チャンネルがドップラーシフトに対して理想的な受信チャンネル以外である場合の回路規模増大、及びドップラーシフトによる性能劣化の改善を図る。 - 特許庁
An address selecting circuit 12 selects the value of the address counter 11 out of the output of the address counter 11 and the address signal on an address control bus 11 when the data bus 2 is not used, and sends the value as an address signal to a cache array.例文帳に追加
アドレス選択回路12は、アドレスカウンター11の出力とアドレス・制御バス1上のアドレス信号との内、データバス2が使用中でないときには、アドレスカウンター11の値を選択し、キャッシュアレイへのアドレス信号とする。 - 特許庁
The active device array substrate 200 includes a first substrate 210, multiple scan lines 220, multiple data lines 230, multiple pixel units 240, an electrostatic discharge protection circuit 250 and at least one conductive pattern 260.例文帳に追加
アクティブデバイスアレイ基板200は、第1の基板210、複数の走査線220、複数のデータ線230、複数の画素ユニット240、静電気放電保護回路250及び少なくとも1つの導電パターン260を有する。 - 特許庁
The semiconductor storage device is provided with; a memory array which includes a plurality of memory cells which have magnetoresistive elements and reference cells; and a reading circuit 9 which reads out the data of selection cells selected from among the plurality of memory cells.例文帳に追加
磁気抵抗素子を有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路9とを具備する半導体記憶装置を用いる。 - 特許庁
A detector comprising a scintillator array 4, a photoelectric conversion element 5 and a scanning circuit 7 formed on a glass substrate is combined with the collimator while being aligned accurately by means of a fixing metal 9 through spacers 8a, 8b.例文帳に追加
ガラス基板上に形成されたシンチレータアレイ4と光電変換素子5と走査回路7からなる検出器をスペーサ8a、8bを介して固定具9によってコリメータと正確に位置合わせして組合わせる。 - 特許庁
A test writing control circuit 12 operates in a test mode and in each regular cell array CA 1-4, writes test data in a regular memory cell at a position corresponding to the position of the parity memory cell where test parity data are written.例文帳に追加
試験書き込み制御回路12は、試験モード中に動作し、各レギュラーセルアレイCA1−4において、試験データを、試験パリティデータが書き込まれるパリティメモリセルの位置に対応する位置のレギュラーメモリセルに書き込む。 - 特許庁
The connection selection circuit 82 can select either of lines C1 and C2 and selects the line C1 by initialization to initially connect a laser driving system 81 to the sub-array beam source 11.例文帳に追加
接続選択回路82は回線C1と回線C2のいずれかを選択可能であるが、初期設定として回線C1が選択されており、これによりレーザ駆動系81は当初サブアレイ光源11に接続される。 - 特許庁
A lower layer portion 16 of a multi-layer wiring layer 13 is formed in an upper part of a pixel array area 3 and a circuit area 4 of a substrate 2 by alternately laminating a metal wiring 15 and a silicon oxide film 14.例文帳に追加
基板2の画素アレイ領域3及び回路領域4の上方に、金属配線15と酸化シリコン膜14とを交互に積層させることにより、多層配線層13の下層部分16を形成する。 - 特許庁
In the multi-beam type charged particle beam application device, lenses 140a, 140b are controlled by an optical control circuit 139 so as to focus on the sample while lens voltage of an array lens 109 is turned off.例文帳に追加
マルチビーム型の荷電粒子線応用装置において、アレイ状レンズ109のレンズ電圧を切った状態でも試料上に合焦させるように、光学系制御回路139により、レンズ140a、140b他を制御する。 - 特許庁
To solve the problem that short circuit between terminals by peeled wirings of extended wirings peeled by stress generated in a chamfering step and the like of a matrix array substrate is a cause of reduction of yield of a display panel.例文帳に追加
マトリクスアレイ基板の面取り工程時等に於ける応力により剥離された延長配線の剥離配線が隣接する端子間を短絡するため、これが表示パネルの歩留まり低下の一因となっている。 - 特許庁
Each pair of fixed-contact patterns (13, 23, and 33) is separated from each other in the array direction and formed on a circuit board 4 symmetrically with respect to the center of the tip of the central part of each dome-shaped rubber spring (14, 24, and 34).例文帳に追加
一対の固定接点パターン(13,23,33)は、前記配列方向に離間し、且つドーム型ラバーばね(14,24,34)の中央部先端の中心に対して対称的に回路基板4上に形成されている。 - 特許庁
A low-voltage insulating film, i.e. a second oxide film 21 thinner than the first gate oxide film 17 is selectively formed on the second region and a part of the peripheral circuit region b of the cell array region a.例文帳に追加
セルアレイ領域aの第2領域及び周辺回路領域bの一部分上に選択的に第1ゲート酸化膜17より薄い低電圧ゲート絶縁膜、即ち第2ゲート酸化膜21を形成する。 - 特許庁
To reduce influence of data loss due to latch up, and operations of parasitic bipolar components and snap back operations of MOSFETs being the phenomenon similar to them in a semiconductor integrated circuit device having a SRAM cell array.例文帳に追加
SRAMセルアレイを有する半導体集積回路装置において、ラッチアップや、寄生バイポーラ素子の動作又はこれらと同様な現象であるMOSFETのスナップバック動作によるデータ消失の影響を低減する。 - 特許庁
To provide an image display device which makes a processing circuit for image data subjected to display possible for common use even if an array system of color filters varies when the display device is applied to, for example, an electronic still camera.例文帳に追加
本発明は、画像表示装置に関し、例えば電子スチルカメラに適用して、カラーフィルタの配列方式が異なる場合であっても、表示に供する画像データの処理回路を共用化することができるようにする。 - 特許庁
On a P-type semiconductor substrate 10, a first N-well 11 is formed on a surface portion of the substrate in a cell array area, and a second N-well 12 is formed on a third surface portion of the substrate in a peripheral circuit area.例文帳に追加
P形半導体基板10上に、第1Nウェル11がセルアレー領域の基板の表面部分に形成され、第Nウェル12が周辺回路領域の基板の第3表面部分に形成される。 - 特許庁
For example, at the time of erasure operation, erasure voltage from a boosting circuit is applied respectively to all word lines WL0-WL31 of a memory cell array, selecting gate lines SSL, GSL, and a (p) type well 12.例文帳に追加
たとえば、消去動作時には、メモリセルアレイの全ワード線WL0〜WL31、選択ゲート線SSL,GSLおよびp型ウェル12に、それぞれ、昇圧回路からの消去電圧Veraを印加する。 - 特許庁
To provide a light signal processing beam forming circuit which can control the directivity of a microwave radiated from an antenna over a wide range and realize a smaller antenna and to provide a laminate type optical waveguide array used for it.例文帳に追加
アンテナから出射するマイクロ波の指向性を広範囲に制御でき、かつ、アンテナのコンパクト化が可能な光信号処理ビーム形成回路およびそれに用いる積層型光導波路アレーを提供する。 - 特許庁
This clamp circuit generates a requested reset voltage according to a CDS scheme by utilizing the reset voltage read in every column of a pixel array in an active region and an optical black region of the CMOS image sensor.例文帳に追加
CMOSイメージセンサのアクティブ領域と光学的ブラック領域内のピクセルアレイのカラムごとに読み取られるリセット電圧を利用して、CDS方式で要求されるリセット電圧を発生させるクランプ回路。 - 特許庁
The circuit carrier-sensor attaching part 505 is held by plates 501 and 503 made of steel on which several pairs of magnets 502 are disposed, and four linear motors are constituted around the electron array optical sensor 401.例文帳に追加
複数組のマグネット502が配設されるスチール製のプレート501とプレート503とによって回路キャリア・センサ取付部505が挟持され、電子アレイ光センサ401の周囲に4つのリニアモータが構成される。 - 特許庁
To provide an organic photoelectric conversion element having a high photoelectric conversion efficiency in which short circuit current density and fill factor are compatible, and to provide a solar cell using the organic photoelectric conversion element, and an optical sensor array.例文帳に追加
短絡電流密度と曲線因子の両立が可能な、光電変換効率の高い有機光電変換素子、この有機光電変換素子を用いた太陽電池及び光アレイセンサを提供することにある。 - 特許庁
By measuring an oscillation frequency of the inspection circuit part 14, variety of a transistor characteristic different in each the area can be easily and accurately detected on the substrate 100 for the matrix array device.例文帳に追加
この検査回路部104の発振周波数を測定することで、マトリクスアレイ装置用基板100上で領域毎に異なるトランジスタ特性のばらつきを容易且つ高い精度で検出することができる。 - 特許庁
To prevent harmful effects caused by overlapping with scanning lines from peripheral circuit parts, regarding an organic EL display where an auxiliary wiring connected to a cathode electrode is formed in an anode layer so as to surround a pixel array section.例文帳に追加
カソード電極と接続される補助配線が画素アレイ部を囲むようにアノード層に形成されている有機EL表示装置において、周辺回路部からの走査線とのオーバーラップによる弊害を防止する。 - 特許庁
A first N well 11 is formed on the surface area of a cell array area substrate and a second N well 12 is formed on the third surface area of a peripheral circuit area substrate on a P type semiconductor substrate 10.例文帳に追加
P形半導体基板10上に、第1Nウェル11がセルアレー領域の基板の表面部分に形成され、第Nウェル12が周辺回路領域の基板の第3表面部分に形成される。 - 特許庁
An imaging apparatus comprises: a lens 1; a CMOS image sensor 2 including a photoelectric conversion device for each pixel; a color filter array 3 disposed on the photoelectric conversion devices of the sensor 2; and a signal processing circuit 4.例文帳に追加
撮像装置は、レンズ1と、画素ごとに光電変換素子を有するCMOSイメージセンサ2と、センサ2の各光電変換素子の上に配置される色フィルタアレイ3と、信号処理回路4とを備えている。 - 特許庁
The banked memory array is constituted of a plurality of sub-arrays SARYU, SARYL divided smaller, and two sub-arrays SARYU, SARYL share a sense amplifier in a retrieving circuit group RWSBK.例文帳に追加
バンク化されたメモリアレイは、さらに小さく分割された複数のサブアレイSARYU,SARYLで構成され、二つのサブアレイSARYU,SARYLで読み書き検索回路群RWSBK内のセンスアンプを共有する。 - 特許庁
To heighten resolution of an image by close array of a radiation detection element by modularizing into a form wherein an integrated circuit element does not jut out from the radiation detection element, and to realize large screen display.例文帳に追加
放射線検出素子に対し、集積回路素子がはみ出さないような形態にモジュール化可能にし、放射線検出素子の隙間のない配列による画像の高解像度化、および大画面表示を実現可能にする。 - 特許庁
An imaging element 100 is equipped with a pixel array unit 1, a first current source 21, a first ground line GL, a first switch 22, a first capacity element 24, a second switch 23, and a current control circuit 5.例文帳に追加
撮像素子100を、画素アレイ部1と、第1電流源21と、第1グランド線GLと、第1スイッチ22と、第1容量素子24と、第2スイッチ23と、電流制御回路5とを備える構成とする。 - 特許庁
To provide a reflection type liquid crystal display device which is capable of specifying a short-circuited point from the rear surface of a TFT array board when a short circuit occurs between pixels, and also which is of high quality with little irregularity of brightness and is light by high reflection.例文帳に追加
画素間のショート発生時にショート箇所をTFTアレイ基板裏面から特定でき、かつ輝度差によるムラの少ない高品質で高反射の明るい反射型液晶表示装置を提供する。 - 特許庁
To provide a light-emitting diode array drive circuit which, using a drive method adapted to change the linkage of LED circuits according to an input voltage, ensures that LED arrays classified by group will be turned off exactly in the order that they are turned on.例文帳に追加
入力電圧に応じてLED回路の連結を変化させる駆動方式を採用し、グループ別LEDアレイが点灯した順序とおりに消灯するようにする発光ダイオードアレイ駆動回路を提供する。 - 特許庁
To solve the problem of the presence of a pattern where a short-circuit failure is not detected during main bit line leakage inspection to screen an initial short-cirucit failure in a semiconductor storage device constituted of a memory array where main bit lines intersect each other.例文帳に追加
主ビット線を交差させたメモリアレイ構成をとる半導体記憶装置において、初期短絡故障をスクリーニングするための主ビット線リーク検査で、短絡故障を検出できないパターンが存在する。 - 特許庁
In this frame, the electronic components are arrayed and alienated in an single device or array such that two terminals 14 of each component can be individually engaged with or soldered to a PC board when an assembly 10 is constituted in a circuit.例文帳に追加
このフレームはアセンブリ10を回路に構成するさいに、各コンポーネントの2端子14をPC基盤に個別に接触係合または半田付けできる単独のデバイスまたはアレーに、電子コンポーネントを配列離間する。 - 特許庁
To provide a disk array by which operations such as exchange and increase of a hard disk unit or the like can be performed easily and such a problem is not caused that short circuit defect is caused by contacting a signal cable with a thin case.例文帳に追加
ハードディスクユニットの交換や増設等の作業を容易に行うことができ、信号ケーブルの薄型筐体との接触で短絡障害が発生するような問題を発生させないディスクアレイを提供する。 - 特許庁
To provide a semiconductor integrated circuit device including a non-volatile memory with a well structure in consideration of the element alignment of memory cell array blocks and a driving voltage supply block, and to provide an electronic apparatus including the device.例文帳に追加
メモリセルアレイブロックと駆動電圧供給ブロックとでの素子配列を考慮したウェル構造を有する不揮発性メモリを有する半導体集積回路装置及びこれを含む電子機器を提供すること。 - 特許庁
To control a gain of a specific frequency zone of an input oscillatory wave, and to have a detection sensitivity control function, in a simple circuit configuration of a resonator array type.例文帳に追加
共振子アレイ型の簡易な回路構成にて、入力振動波の特定の周波数帯域の利得を制御でき、検出感度制御機能を持たせることができる振動波検出方法及び装置を提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|