「array circuit」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

To provide an image display device which makes a processing circuit for image data subjected to display possible for common use even if an array system of color filters varies when the display device is applied to, for example, an electronic still camera.例文帳に追加

本発明は、画像表示装置に関し、例えば電子スチルカメラに適用して、カラーフィルタの配列方式が異なる場合であっても、表示に供する画像データの処理回路を共用化することができるようにする。 - 特許庁

To solve the problem that short circuit between terminals by peeled wirings of extended wirings peeled by stress generated in a chamfering step and the like of a matrix array substrate is a cause of reduction of yield of a display panel.例文帳に追加

マトリクスアレイ基板の面取り工程時等に於ける応力により剥離された延長配線の剥離配線が隣接する端子間を短絡するため、これが表示パネルの歩留まり低下の一因となっている。 - 特許庁

Each pair of fixed-contact patterns (13, 23, and 33) is separated from each other in the array direction and formed on a circuit board 4 symmetrically with respect to the center of the tip of the central part of each dome-shaped rubber spring (14, 24, and 34).例文帳に追加

一対の固定接点パターン（１３，２３，３３）は、前記配列方向に離間し、且つドーム型ラバーばね（１４，２４，３４）の中央部先端の中心に対して対称的に回路基板４上に形成されている。 - 特許庁

The photoelectric conversion apparatus comprises a pixel array region 100, a constant current source region 200 having a plurality of constant current sources arranged to be connected to a plurality of column signal lines respectively, and a differential circuit region 300.例文帳に追加

光電変換装置は、画素アレイ領域１００と、複数の列信号線にそれぞれ接続された複数の定電流源が配置された定電流源領域２００と、差分回路領域３００とを備える。 - 特許庁

To provide a printed board, wherein the occurrence of solder bridge between conductive lands is suppressed effectively, even if the array pitch between adjoining conductive lands is reduced due to higher mounting density of an electronic circuit components.例文帳に追加

電子回路部品の実装密度が高密度化されて隣接する導電ランド間の配列ピッチが縮小化されても、導電ランド間の半田ブリッジ発生を効果的に抑制できるプリント基板を提供する。 - 特許庁

Thereafter, a tunnel insulating film 7 for the nonvolatile memory transistor is formed on the silicon substrate 1, it is left in the cell array region and removed and a gate insulation film 10 for the high-voltage system transistor is formed in a peripheral circuit region.例文帳に追加

その後、シリコン基板１に、不揮発性メモリトランジスタ用のトンネル絶縁膜７を形成し、これセルアレイ領域に残して除去して、周辺回路領域に高電圧系トランジスタ用のゲート絶縁膜１０を形成する。 - 特許庁

By increasing pitches of the word lines and the bit lines, adverse influence of the proximal effect can be reduced which is caused by the high density characteristics of the array contacting relatively open characteristics of the adjacent peripheral circuit.例文帳に追加

ワード線及びビット線のピッチの増加により、配列の稠密な特徴が隣接した周辺回路の比較的開放した特徴と接することが原因で生ずる近接効果の悪い結果を小さくすることが出来る。 - 特許庁

To stabilize and compact the circuit operation of a semiconductor memory device, in which memory elements are arranged in the shape of an array such as a memory or the like and a multitude of transistors are arranged regularly around the memory elements.例文帳に追加

本発明の目的は、メモリ等の様にアレイ状に記憶素子が配置され、その周囲にトランジスタが規則的に多数配置された半導体記憶装置の回路動作の安定化およびコンパクト化を図ることである。 - 特許庁

Tissue information of a reagent is obtained by an array probe 21 and a pencil probe 22 which are respectively driven by transmission/reception by means of transmitting/receiving circuits 23 and 24 independently controllable by a control circuit 25.例文帳に追加

被検体内の組織情報は、制御回路２５によって独立して制御可能な送受信回路２３及び２４によりそれぞれ送受信駆動されるアレイプローブ２１及びペンシルプローブ２２により得られる。 - 特許庁

To provide a method for manufacturing a TFT array substrate capable of suppressing disconnection of source line due to irradiation of laser light without causing a short circuit between the source line and a gate line, and increasing parasitic capacitance.例文帳に追加

ソース線とゲート線との間の短絡および寄生容量の増大を招くことなく、レーザ照射によるソース線の断線を抑制できるＴＦＴアレイ基板の製造方法を提供することを目的とする。 - 特許庁

Since the cutting surfaces 147a and 147b of the circuit board 49 and the terminal array substrate 69 are aligned and a level difference does not arise, dimensional precision of the outline of a high frequency module 23 is improved.例文帳に追加

これにより、回路基板４９と端子列基板６９との切断面１４７ａ、１４７ｂは一直線上に並び、段差などが生じないので、高周波モジュール２３の外形の寸法精度が良好にできる。 - 特許庁

The disk array apparatus 50 is provided with: a case 1; a group of disk drives 20 comprising a plurality of disk drives 2; a controller unit 30 comprising a plurality of circuit boards 9; a plurality of cooling fans 5; and a reverse flow protection member 7.例文帳に追加

ディスクアレイ装置５０は、筐体１と、複数のディスクドライブ２からなるディスクドライブ群２０と、複数の回路基板９からなるコントローラユニット３０と、複数の冷却ファン５と、逆流防止部材７とを備えている。 - 特許庁

To provide a reflection type liquid crystal display device which is capable of specifying a short-circuited point from the rear surface of a TFT array board when a short circuit occurs between pixels, and also which is of high quality with little irregularity of brightness and is light by high reflection.例文帳に追加

画素間のショート発生時にショート箇所をＴＦＴアレイ基板裏面から特定でき、かつ輝度差によるムラの少ない高品質で高反射の明るい反射型液晶表示装置を提供する。 - 特許庁

The semiconductor integrated circuit device comprises a plurality of CMOS type base cells 940A and 940B arranged on a semiconductor substrate, and m interconnect layers wherein gate array system logical cells 100A and 100B are constituted of the base cells and the interconnect layers.例文帳に追加

半導体基板上に複数個配列されたＣＭＯＳ型ベースセル９４０Ａ、９４０Ｂと、ｍ層の配線層とを備え、ベースセルと配線層によりゲートアレイ方式の論理セル１００Ａ、１００Ｂを構成する。 - 特許庁

The planar antenna array 10 for a linearly polarized wave compensates unbalanced amplitudes and phases caused by coupling between adjacent lines in the supply circuit network 18 to improve the radiation pattern from the antenna.例文帳に追加

直線状に偏波した波用の平面状アンテナ列１０は、供給回路網１８内の隣接する線の間の結合に起因する振幅及び位相の不均衡を補償して、アンテナの放射パターンを改良する。 - 特許庁

The ultrasound transducer (106) also includes an integrated circuit (156) coupled to the interposer layer (154) and electrically connected to the array (146) of acoustic elements through the dematching layer (152) and the interposer layer (154).例文帳に追加

超音波トランスデューサ（１０６）はまた、介在層（１５４）に結合されておりデマッチング層（１５２）及び介在層（１５４）を通して音響素子のアレイ（１４６）に電気的に接続されている集積回路（１５６）を含んでいる。 - 特許庁

In the laminated semiconductor chip 27, at least a pixel array 23 and a multi-wiring layer 41 are formed on the first semiconductor chip 22, and a logic circuit 25 and a multi-wiring layer 55 are formed on the second semiconductor chip 26.例文帳に追加

積層半導体チップ２７では、少なくとも第１の半導体チップ部２２に画素アレイ２３と多層配線層４１が形成され、第２の半導体チップ部２６にロジック回路２５と多層配線層５５が形成される。 - 特許庁

The semiconductor memory device comprises a memory cell array on which a memory cell MC is disposed and a control circuit 104 for applying a voltage to a bit line 4 and a word line 3 so that a predetermined potential difference is given to the selection memory cell MC.例文帳に追加

半導体記憶装置は、メモリセルＭＣが配置されたメモリセルアレイと、選択メモリセルＭＣに所定の電位差がかかるよう、ビット線４及びワード線３に電圧を印加する制御回路１０４とを備える。 - 特許庁

To improve deterioration in performance caused by increasing in circuit size and Doppler shift when performing mobile reception by a beam space array antenna, and when a selected channel is except for an ideal reception channel relating to the Doppler shift.例文帳に追加

ビームスペースアレーアンテナで移動受信を行う場合に、選局チャンネルがドップラーシフトに対して理想的な受信チャンネル以外である場合の回路規模増大、及びドップラーシフトによる性能劣化の改善を図る。 - 特許庁

An address selecting circuit 12 selects the value of the address counter 11 out of the output of the address counter 11 and the address signal on an address control bus 11 when the data bus 2 is not used, and sends the value as an address signal to a cache array.例文帳に追加

アドレス選択回路12は、アドレスカウンター11の出力とアドレス・制御バス１上のアドレス信号との内、データバス２が使用中でないときには、アドレスカウンター11の値を選択し、キャッシュアレイへのアドレス信号とする。 - 特許庁

The active device array substrate 200 includes a first substrate 210, multiple scan lines 220, multiple data lines 230, multiple pixel units 240, an electrostatic discharge protection circuit 250 and at least one conductive pattern 260.例文帳に追加

アクティブデバイスアレイ基板２００は、第１の基板２１０、複数の走査線２２０、複数のデータ線２３０、複数の画素ユニット２４０、静電気放電保護回路２５０及び少なくとも１つの導電パターン２６０を有する。 - 特許庁

The semiconductor storage device is provided with; a memory array which includes a plurality of memory cells which have magnetoresistive elements and reference cells; and a reading circuit 9 which reads out the data of selection cells selected from among the plurality of memory cells.例文帳に追加

磁気抵抗素子を有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路９とを具備する半導体記憶装置を用いる。 - 特許庁

A detector comprising a scintillator array 4, a photoelectric conversion element 5 and a scanning circuit 7 formed on a glass substrate is combined with the collimator while being aligned accurately by means of a fixing metal 9 through spacers 8a, 8b.例文帳に追加

ガラス基板上に形成されたシンチレータアレイ４と光電変換素子５と走査回路７からなる検出器をスペーサ８ａ、８ｂを介して固定具９によってコリメータと正確に位置合わせして組合わせる。 - 特許庁

A test writing control circuit 12 operates in a test mode and in each regular cell array CA 1-4, writes test data in a regular memory cell at a position corresponding to the position of the parity memory cell where test parity data are written.例文帳に追加

試験書き込み制御回路１２は、試験モード中に動作し、各レギュラーセルアレイＣＡ１−４において、試験データを、試験パリティデータが書き込まれるパリティメモリセルの位置に対応する位置のレギュラーメモリセルに書き込む。 - 特許庁

The connection selection circuit 82 can select either of lines C1 and C2 and selects the line C1 by initialization to initially connect a laser driving system 81 to the sub-array beam source 11.例文帳に追加

接続選択回路８２は回線Ｃ１と回線Ｃ２のいずれかを選択可能であるが、初期設定として回線Ｃ１が選択されており、これによりレーザ駆動系８１は当初サブアレイ光源１１に接続される。 - 特許庁

A lower layer portion 16 of a multi-layer wiring layer 13 is formed in an upper part of a pixel array area 3 and a circuit area 4 of a substrate 2 by alternately laminating a metal wiring 15 and a silicon oxide film 14.例文帳に追加

基板２の画素アレイ領域３及び回路領域４の上方に、金属配線１５と酸化シリコン膜１４とを交互に積層させることにより、多層配線層１３の下層部分１６を形成する。 - 特許庁

In the multi-beam type charged particle beam application device, lenses 140a, 140b are controlled by an optical control circuit 139 so as to focus on the sample while lens voltage of an array lens 109 is turned off.例文帳に追加

マルチビーム型の荷電粒子線応用装置において、アレイ状レンズ１０９のレンズ電圧を切った状態でも試料上に合焦させるように、光学系制御回路１３９により、レンズ１４０a、１４０b他を制御する。 - 特許庁

To provide an organic photoelectric conversion element having a high photoelectric conversion efficiency in which short circuit current density and fill factor are compatible, and to provide a solar cell using the organic photoelectric conversion element, and an optical sensor array.例文帳に追加

短絡電流密度と曲線因子の両立が可能な、光電変換効率の高い有機光電変換素子、この有機光電変換素子を用いた太陽電池及び光アレイセンサを提供することにある。 - 特許庁

This clamp circuit generates a requested reset voltage according to a CDS scheme by utilizing the reset voltage read in every column of a pixel array in an active region and an optical black region of the CMOS image sensor.例文帳に追加

ＣＭＯＳイメージセンサのアクティブ領域と光学的ブラック領域内のピクセルアレイのカラムごとに読み取られるリセット電圧を利用して、ＣＤＳ方式で要求されるリセット電圧を発生させるクランプ回路。 - 特許庁

The circuit carrier-sensor attaching part 505 is held by plates 501 and 503 made of steel on which several pairs of magnets 502 are disposed, and four linear motors are constituted around the electron array optical sensor 401.例文帳に追加

複数組のマグネット５０２が配設されるスチール製のプレート５０１とプレート５０３とによって回路キャリア・センサ取付部５０５が挟持され、電子アレイ光センサ４０１の周囲に４つのリニアモータが構成される。 - 特許庁

When a user generates music, a control circuit 8 makes 12 half-tone intervals present in one octave correspond to 12 matrix keys 3a so that their interval order matches the array order of the keys 3a.例文帳に追加

制御回路８は、ユーザが楽曲の作成を行う場合、１２個のマトリクスキー３ａに、１オクターブ内に存在する１２個の半音階音程をその音程順がキー３ａの配列順と一致するように対応させる。 - 特許庁

By measuring an oscillation frequency of the inspection circuit part 14, variety of a transistor characteristic different in each the area can be easily and accurately detected on the substrate 100 for the matrix array device.例文帳に追加

この検査回路部１０４の発振周波数を測定することで、マトリクスアレイ装置用基板１００上で領域毎に異なるトランジスタ特性のばらつきを容易且つ高い精度で検出することができる。 - 特許庁

A first N well 11 is formed on the surface area of a cell array area substrate and a second N well 12 is formed on the third surface area of a peripheral circuit area substrate on a P type semiconductor substrate 10.例文帳に追加

Ｐ形半導体基板１０上に、第１Ｎウェル１１がセルアレー領域の基板の表面部分に形成され、第Ｎウェル１２が周辺回路領域の基板の第３表面部分に形成される。 - 特許庁

A low-voltage insulating film, i.e. a second oxide film 21 thinner than the first gate oxide film 17 is selectively formed on the second region and a part of the peripheral circuit region b of the cell array region a.例文帳に追加

セルアレイ領域ａの第２領域及び周辺回路領域ｂの一部分上に選択的に第１ゲート酸化膜１７より薄い低電圧ゲート絶縁膜、即ち第２ゲート酸化膜２１を形成する。 - 特許庁

To reduce influence of data loss due to latch up, and operations of parasitic bipolar components and snap back operations of MOSFETs being the phenomenon similar to them in a semiconductor integrated circuit device having a SRAM cell array.例文帳に追加

ＳＲＡＭセルアレイを有する半導体集積回路装置において、ラッチアップや、寄生バイポーラ素子の動作又はこれらと同様な現象であるＭＯＳＦＥＴのスナップバック動作によるデータ消失の影響を低減する。 - 特許庁

To control a gain of a specific frequency zone of an input oscillatory wave, and to have a detection sensitivity control function, in a simple circuit configuration of a resonator array type.例文帳に追加

共振子アレイ型の簡易な回路構成にて、入力振動波の特定の周波数帯域の利得を制御でき、検出感度制御機能を持たせることができる振動波検出方法及び装置を提供する。 - 特許庁

Source potential connection transistors 12 for supplying a source control potential from a source potential interconnect line 13 to a source node are arranged while being distributed in a memory cell array 1, and a source potential control circuit 5 is arranged in a row decoder block 2.例文帳に追加

ソース電位配線１３からソース制御電位をソースノードに供給するソース電位接続トランジスタ１２をメモリセルアレイ１内に分散配置し、ソース電位制御回路５はロウデコーダブロック２内に配置する。 - 特許庁

To provide a semiconductor integrated circuit device including a non-volatile memory with a well structure in consideration of the element alignment of memory cell array blocks and a driving voltage supply block, and to provide an electronic apparatus including the device.例文帳に追加

メモリセルアレイブロックと駆動電圧供給ブロックとでの素子配列を考慮したウェル構造を有する不揮発性メモリを有する半導体集積回路装置及びこれを含む電子機器を提供すること。 - 特許庁

In this frame, the electronic components are arrayed and alienated in an single device or array such that two terminals 14 of each component can be individually engaged with or soldered to a PC board when an assembly 10 is constituted in a circuit.例文帳に追加

このフレームはアセンブリ１０を回路に構成するさいに、各コンポーネントの２端子１４をＰＣ基盤に個別に接触係合または半田付けできる単独のデバイスまたはアレーに、電子コンポーネントを配列離間する。 - 特許庁

Foreign matters on a repeated pattern part on a product wafer 111 are detected by a refractive index change-type lens array, a spatial filter and a pattern information removing circuit, whereby the foreign matter inspection can be performed for wafers in carrying.例文帳に追加

また、屈折率変化型のレンズアレイ、空間フィルタ、パターン情報除去回路により、製品ウェハ１１１上の繰り返しパターン部上の異物を検出し、搬送途中のウェハ上異物検査を可能にした。 - 特許庁

The nonvolatile memory comprises a memory cell array constituted of complete depletion type memory TFTs(thin film transistors), drive circuits of memory cells and another peripheral circuit, which are integrally formed on the same substrate.例文帳に追加

不揮発性メモリを完全空乏型のメモリＴＦＴ（薄膜トランジスタ）によって構成されるメモリセルアレイ、メモリセルの駆動回路および他の周辺回路によって構成し、これらを同一基板上に一体形成する。 - 特許庁

It applies also to the DA conversion circuit 27b, and a reference signal RAMPb obtained at the output terminal 292z of a current source array selecting section 292 is supplied from a common reference signal line 251b to a voltage comparing section 252b through the output end 299b.例文帳に追加

ＤＡ変換回路27b においてもこれに準じ、電流源アレイ選択部292 の出力端子292zに得られる参照信号RAMPb を出力端299bを介して共通参照信号線251bから電圧比較部252bに供給する。 - 特許庁

To provide a light-emitting diode array drive circuit which, using a drive method adapted to change the linkage of LED circuits according to an input voltage, ensures that LED arrays classified by group will be turned off exactly in the order that they are turned on.例文帳に追加

入力電圧に応じてＬＥＤ回路の連結を変化させる駆動方式を採用し、グループ別ＬＥＤアレイが点灯した順序とおりに消灯するようにする発光ダイオードアレイ駆動回路を提供する。 - 特許庁

To solve the problem of the presence of a pattern where a short-circuit failure is not detected during main bit line leakage inspection to screen an initial short-cirucit failure in a semiconductor storage device constituted of a memory array where main bit lines intersect each other.例文帳に追加

主ビット線を交差させたメモリアレイ構成をとる半導体記憶装置において、初期短絡故障をスクリーニングするための主ビット線リーク検査で、短絡故障を検出できないパターンが存在する。 - 特許庁

To reduce a layout area of a memory cell array without causing an increase in leakage current of a transistor, an increase in a value of resistance of an impurity diffusion region, or the like in a semiconductor integrated circuit incorporating a mask ROM.例文帳に追加

マスクＲＯＭを内蔵した半導体集積回路において、トランジスタのリーク電流の増加や不純物拡散領域の抵抗値の増加等を招くことなく、メモリセルアレイのレイアウト面積を削減する。 - 特許庁