「array circuit」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

The nonvolatile semiconductor memory device includes: a memory cell array 1 including memory cells MC of which the set state and reset state are transferrable and memory cells MC which are fixed to the permanent state; and a control circuit.例文帳に追加

不揮発性半導体記憶装置は、セット状態及びリセット状態の遷移が可能なメモリセルＭＣと、パーマネント状態に固定されたメモリセルＭＣとを含むメモリセルアレイ１と、制御回路とを備える。 - 特許庁

Element isolation layers 210 are formed on a semiconductor substrate 100 having a cell array part and a periphreral circuit part, and an interlayer insulating layer covering a floating gate pattern via tunnel oxide layers 150 is formed.例文帳に追加

セルアレー部及び周辺回路部を有する半導体基板１００上に素子分離層２１０を形成し、トンネル酸化層１５０を介する浮遊ゲートパターンを覆う層間絶縁層を形成する。 - 特許庁

Reinforcing patterns 11 are formed on at least four corners of an area where an area array type electronic component of the circuit board is mounted and filler is filled between the reinforcing patterns and the electronic component.例文帳に追加

回路基板のエリアアレイ型の電子部品１が実装されるエリアの少なくとも４隅に補強パターン１１を形成し、該補強パターンと電子部品との間隙に充填剤８を充填した。 - 特許庁

When a storage element of the memory cell array 7 is deteriorated and a threshold value of gate voltage is reduced, data cannot be read out correctly by the determine- verify voltage, the comparison result in the decision circuit 6 is noncoincidence.例文帳に追加

メモリセルアレイ７の記憶素子が劣化し、ゲート電圧の閾値が低下している場合にはディターミンベリファイ電圧では正しくデータを読み出すことができず、判定回路６における比較結果は不一致となる。 - 特許庁

A column selection circuit is arranged in each of the memory cell array blocks, row addresses are finally decoded resting on the predecode signals, and a sense amplifier (not shown) is connected to an I/O wire.例文帳に追加

各メモリセルアレイブロックにはカラム選択回路が配置されており、出力されたプリデコード信号に基づいて列アドレスの最終的なデコードを行い、図示しないセンスアンプとＩ／Ｏ線を接続する。 - 特許庁

End parts of row electrodes G1, G2,..., Gm, which are not connected to a row electrode driving circuit 15, are connected to wires 101 on an array substrate, and the wires 101 are connected to a probing pad 102a.例文帳に追加

行電極Ｇ１，Ｇ２，…Ｇｍの行電極駆動回路１５と接続しない側の端部をアレイ基板上配線１０１に接続し、且つアレイ基板上配線１０１をプロービングパッド１０２ａに接続する。 - 特許庁

By coupling the wiring circuit board 300 and contact array parts 100, 200 then the contact 100 and pattern electrode 320 as wall as the contact 210 and pattern electrode 330 are connected by SMT soldering.例文帳に追加

配線基板３００とコンタクト配列部１００，２００とを結合させて、コンタクト１１０・パターン電極３２０間及びコンタクト２１０・パターン電極３３０間をＳＭＴはんだ付け接続する。 - 特許庁

A carrier 204 holding a circuit substrate 116 and one or more data storage devices 104 in a multiple disk array 201 comprises a partition 212 having a channel surface restricting a pipe type closed path 402.例文帳に追加

多ディスクアレー２０１内で回路基板１１６と一つ以上のデータ記憶装置１０４とを支持するキャリア２０４は、管状の閉じた通路４０２を限定するチャネル表面をそなえた仕切り２１２を含む。 - 特許庁

This programmable cell array circuit is constructed by arranging a plurality of programmable cells, and adjacent cell connection control circuits 2A and B for connecting/disconnecting a connection line are provided between the adjacent programmable cells IA and B.例文帳に追加

プログラマブルセルを複数配列してプログラマブルセルアレイ回路を構成し、接続線を接続・切り離しを行う隣接セル接続制御回路２Ａ，Ｂを隣接プログラマブルセル１Ａ，Ｂ間に設ける。 - 特許庁

The signal reading-out from the magnetic sensor array 5 by the signal reading circuit 11 is repeated several times by a repetition processing means 13, and the signals read out repeatedly are integration- or average-processed.例文帳に追加

繰り返し処理手段１３により、信号読出し回路１１による磁気センサアレイ５の信号読出しを数回繰り返させ、この繰り返し読み出された信号を積算または平均化処理する。 - 特許庁

A pad oxidized film 52 and an antioxidizing film are laminated on the cell array region and peripheral circuit region of a semiconductor substrate 50, and the pad oxidized film 52 and the antioxidizing film are etched in part.例文帳に追加

半導体基板５０のセルアレイ領域及び周辺回路領域上にパッド酸化膜５２及び酸化防止膜を積層し、パッド酸化膜５２及び酸化防止膜を部分的にエッチングする。 - 特許庁

To provide an inexpensive probe contact device with a low inductance, high density contacts useable for inspection of an area array integrated circuit, and equipped with a high speed means for production, alternation, or repair.例文帳に追加

低インダクタンスで、エリアアレイ集積回路の検査用に構成できる高密度コンタクトを有する、製造、変更または修理の高速手段を備えた低コストのプローブコンタクト装置を提供すること。 - 特許庁

A CCD sensor array 12 outputs charge signals corresponding to the optical image of an object formed by a taking lens 11 continuously, and an image processing circuit 13 converts the image information of one sheet into image signals.例文帳に追加

ＣＣＤセンサアレイ１２は、撮影レンズ１１による被写体光学像に対応する電荷信号に継続的に出力し、画像処理回路１３が、一枚分の画像情報を画像信号に変換する。 - 特許庁

A detector comprising a scintillator array 4, a photoelectric conversion element 5 and a scanning circuit 7 formed on a glass substrate is combined with the collimator while being aligned accurately by means of alignment holes 15.例文帳に追加

そして、ガラス基板上に形成されたシンチレータアレイ４と光電変換素子５と走査回路７からなる検出器を、位置決め孔１５によってコリメータと正確に位置合わせして組合わせる。 - 特許庁

To enable to always re-flow solder in parallel with the circuit board even in case the center of the region where soldering balls are arranged and the center of gravity of a housing assembling body are deviated in a ball grid array connector.例文帳に追加

ボールグリッドアレーコネクタにおいて、はんだボールの配列された領域の中心と、ハウジング組立体の重心とがずれている場合でも、コネクタを常に基板と平行にリフローはんだ付けできるようにする。 - 特許庁

The first circuit is for refreshing only each memory cell within the array of each phase change memory cell that is programmed to a non-crystalline state in response to a request for refresh operation.例文帳に追加

上記第１回路は、リフレッシュ動作のための要求に対応して、上記アレイ内の非結晶状態にプログラムされた各相変化メモリセルの各メモリセルのみをリフレッシュするためのものである。 - 特許庁

Employing an inverter array and a NOR gate synthesizes the detected output signals to provide the power potential detection circuit that can both detect the high-speed increase and the high-speed decrease in the power potential.例文帳に追加

検知された出力信号をインバータ列とＮＯＲゲートを用いて合成すれば、高速な電源電位の上昇と下降を共に検知する電源電位検知回路を提供することができる。 - 特許庁

The liquid crystal display device is provided with a pixel array section 1, address decoders 2 and 3, a display memory (VRAM) 4 and a VRAM controller 5 and transmits and receives signals to and from a CPU 6 and a peripheral circuit 7 through a system bus L1.例文帳に追加

液晶表示装置は、画素アレイ部１と、アドレスデコーダ２，３と、表示メモリ（VRAM）４と、VRAMコントローラ５とを備えており、システムバスＬ１を介してＣＰＵ６および周辺回路７と信号の送受を行う。 - 特許庁

To enhance a thin-film transistor array substrate in test efficiency by a method wherein test patterns are checked to screen out defective chips before a drive circuit and pixel transistors are tested through a pulse response method.例文帳に追加

パルス応答法を用いて駆動回路及び画素トランジスタの検査を行う前に、テストパターンの検査を行って不良品チップのスクリーニングを行い、検査効率を向上することを目的とする。 - 特許庁

The liquid crystal display device is provided with a pixel array part 1, address decoders 2 and 3, a display memory (VRAM) 4, and a VRAM controller 5 and transmits and receives signals to and from a CPU 6 and a peripheral circuit 7 through a system bus L1.例文帳に追加

液晶表示装置は、画素アレイ部１と、アドレスデコーダ２，３と、表示メモリ（VRAM）４と、VRAMコントローラ５とを備えており、システムバスＬ１を介してＣＰＵ６および周辺回路７と信号の送受を行う。 - 特許庁

To realize easy mounting of an antenna to the body, a plurality of kinds of RF cables with different dielectric constants are used for adjusting the cable length for better mounting, according to the length between a power feeder circuit and each array element.例文帳に追加

筐体への実装を容易にするために、給電回路と各アレー素子の距離に適するように、互いに誘電率の異なる複数種類のＲＦケーブルを用いてケーブル長を調整する。 - 特許庁

To provide a printed circuit board, easy to be manufactured with high bonding strength in bonding to a BGA(ball grid array) and durability against thermal and mechanical stress in mounting the BGA.例文帳に追加

製造が容易で、且つ、ＢＧＡとの接合時の接合強度が大きく、また、ＢＧＡ実装時の熱ストレス及び機械的ストレスに対する耐久性を有するＢＧＡ実装用プリント基板を提供する。 - 特許庁

In case of the occurrence of abnormality in a TFT within a pixel array region, the pixel section disconnects the driving transistor, and the current flows in an auxiliary circuit including an auxiliary transistor connected in parallel to the driving transistor.例文帳に追加

画素配列領域内においてＴＦＴ異常が生じた場合、画素部は駆動トランジスタを切り離し、駆動トランジスタと並列接続された補助トランジスタを含む補助回路を電流が流れる。 - 特許庁

The liquid crystal display device is provided with a pixel array part 1, address decoders 2, 3, display memory 4 (VRAM), and a VRAM controller 5, and transmits and receives signals to/from a CPU 6 and a peripheral circuit 7.例文帳に追加

液晶表示装置は、画素アレイ部１と、アドレスデコーダ２，３と、表示メモリ（VRAM）４と、VRAMコントローラ５とを備えており、システムバスＬ１を介してＣＰＵ６および周辺回路７と信号の送受を行う。 - 特許庁

On the other hand, because the gap between the other protruding portion 5 for positioning the contact array direction D2 of the large diameter round hale 8 is small, similar to the conventional embodiment, the positioning accuracy of connector to the printed circuit board 6 is not reduced.例文帳に追加

他方、他方の位置決め用突起部５と大径の丸孔８とのコンタクト配列方向Ｄ_２の隙間は従来例と同様に小さいので、プリント基板６に対するコネクタの位置精度は低下しない。 - 特許庁

Such a columnar circuit is provided for instance that a signal read out to a local input/output line LIO from a sense amplifier array SAA is amplified by sub-amplifiers and transferred to a main input/output line MIO.例文帳に追加

例えば、センスアンプアレイＳＡＡからローカル入出力線ＬＩＯに読み出された信号をサブアンプＳＡＭＰで増幅し、メイン入出力線ＭＩＯに転送するようなカラム系回路を備える。 - 特許庁

A data storage device including the resistive cross point array (10) of a memory cell (12), a plurality of wordlines (14), a plurality of bit lines (16) and the sense amplifier (24) using a cross couple latching sense circuit is disclosed.例文帳に追加

メモリセル（１２）の抵抗性クロスホ゜イントアレイ（１０）と、複数のワート゛線（１４）と、複数のヒ゛ット線（１６）と、クロスカッフ゜ルラッチ型センス回路を利用するセンス増幅器（２４）とを含むテ゛ータ記憶装置が開示される。 - 特許庁

To solve the problems that the operation of a power conditioner stops in case a ground fault takes place and that the open circuit voltage of a solar-cell array is maintained and the danger of an electric shock fault remains even though the linking breaker of a distribution board is opened.例文帳に追加

地絡が発生した場合に、パワーコンディショナの運転を停止し、分電盤の連系ブレーカを開いても、太陽電池アレイの開放電圧が維持され、感電事故の危険性が残る。 - 特許庁

To provide an optical switch array control circuit for supplying constant current, independently of the current direction in each coil, by supplying current of a reverse direction to a forward direction in each coil in a single current power.例文帳に追加

一つの電流源で各コイルに順方向と逆方向の電流を供給でき、各コイルに電流の方向によらず一定の電流を供給できる光スイッチアレイ制御回路を得る。 - 特許庁

To decrease an area occupied by a control block or the like repeatedly used by efficiently arranging a structure of a cell array of a nonvolatile ferroelectric memory device and a core related circuit.例文帳に追加

不揮発性強誘電体メモリのセルアレイ及びコア関連回路の構造を効率的に配置し、反復的に用いられるコントロールブロック等により占められる面積を縮小させることにある。 - 特許庁

A liquid crystal display device is provided with a pixel array section 1, address decoders 2 and 3, a display memory (VRAM) 4 and a VRAM controller 5 and transmits and receives signals to and from a CPU 6 and a peripheral circuit 7 through a system bus L1.例文帳に追加

液晶表示装置は、画素アレイ部１と、アドレスデコーダ２，３と、表示メモリ（VRAM）４と、VRAMコントローラ５とを備えており、システムバスＬ１を介してＣＰＵ６および周辺回路７と信号の送受を行う。 - 特許庁

As a semiconductor memory, a SRAM10 is provided with a memory cell array 11 made of a plurality of memory cells 21 and a timing control circuit 18 which conducts timing control to make access to the data in the memory cells.例文帳に追加

半導体記憶装置としてのＳＲＡＭ１０は、複数のメモリセル２１からなるメモリセルアレイ１１と、該メモリセルのデータにアクセスするためのタイミング制御を行うタイミング制御回路１８とを備える。 - 特許庁

To provide a semiconductor integrated circuit in which a memory array region is divided independently without affecting each other and a self test of internal memory itself can be performed with one internal memory and less hardware constitution.例文帳に追加

１つの内部メモリと少ないハードウェア構成でメモリアレイ領域を互いに影響なく独立に分割し、内部メモリ自体のセルフテストを行うことができる半導体集積回路を提供する。 - 特許庁

A write circuit 11 in an inspection device 10 select a signal line Dc from a plurality of signal lines on an array substrate and applies a write potential VD to the signal line Ds during a write period.例文帳に追加

検査装置１０内の書込回路１１は、アレイ基板１上の複数の信号線の中から信号線Ｄｃを選択し、書込期間中、信号線Ｄｃに書込電位ＶＤを印加する。 - 特許庁

Read operations are performed a plurality of times under the same read conditions to the memory cells in the memory cell array 1, and a plurality of read data is stored in a latch unit 3-1 in a sense amplifier circuit 3.例文帳に追加

メモリセルアレイ１におけるメモリセルに対して、同一の読み出し条件で読み出し動作を複数回行い、読み出した複数のデータがセンスアンプ回路３内のラッチユニット３−１に格納される。 - 特許庁

A format conversion circuit 309 converts first image data composed of a Bayer array of R, G1, G2, and B color components into second image data composed of the R and B color components and a luminance component.例文帳に追加

フォーマット変換回路３０９は、Ｒ、Ｇ１、Ｇ２、およびＢの色成分のベイヤー配列から成る第１の画像データをＲおよびＢの色成分と輝度成分とから成る第２の画像データに変換する。 - 特許庁

According to the mentioned RTL description, logic composition is performed while the code data are selectively compared to generate the logic circuit diagram excluding the logic gate by the unused bit array.例文帳に追加

比較処理の必要性の有無を示したＲＴＬ記述に基づいて、選択的にコードデータの比較処理を行いつつ論理合成し、使用しないビット列による論理ゲートを省いた論理回路図を生成する。 - 特許庁

The first local sense amplifier preferably has performance suitably designed based upon the number of memory cells included in the first local memory cell array or the distance from the first local sense amplifier to a driver circuit.例文帳に追加

その第１ローカルセンスアンプは、第１ローカルメモリセルアレイに含まれるメモリセルの数、または、第１ローカルセンスアンプからドライバ回路までの距離に基づいて最適設計された性能を有することが好ましい。 - 特許庁

To efficiently suppress a leak current between bit lines and between word lines in a semiconductor integrated circuit device of a virtual ground array in which non-volatile semiconductor storage elements are arranged in matrix.例文帳に追加

不揮発性半導体記憶素子がマトリックス状に配置されている仮想グラウンドアレイの半導体集積回路装置において、ビット線間およびワード線間のリーク電流を効率よく抑制する。 - 特許庁

Also, the page buffer circuit includes a mode control part for making easy access for both planes through a main bus in the user mode and access for both planes by the memory array controller in a memory control mode.例文帳に追加

また、ページバッファ回路は、ユーザモードにあるメインバスを通じた両プレーンへのアクセス、メモリ制御モードにあるメモリアレイコントローラによる両プレーンへのアクセスを容易にするためのモード制御部を含んでいる。 - 特許庁

To provide an optical wavelength multiplexer/demultiplexer circuit in which a flat passband characteristic is stably available even when errors occur in the phase and the core width in array waveguides owing to a manufacturing error or the like.例文帳に追加

製造誤差等によって、アレイ導波路に位相およびコア幅の誤差が生じた場合であっても、平坦な通過帯域特性を安定的に得られる光波長合分波回路を提供すること。 - 特許庁

The quantity of light of the observing light source 2 can be respectively independently adjusted in a variable resistance 103 (the eyeground observing mode) of an adjusting circuit 101 or a resistance array 104 (the front eye part observing mode).例文帳に追加

観察用の光源２の光量は、調節回路１０１の可変抵抗１０３（眼底観察モード）または抵抗アレイ１０４（前眼部観察モード）においてそれぞれ独立して調節できる。 - 特許庁

To increase the density of a printed wiring board while reducing electromagnetic radiation noise, which is produced when a semiconductor integrated circuit having an array with electrode pads on its bottom is mounted on a printed wiring board.例文帳に追加

複数のアレイ状の電極パッドを底面に有する半導体集積回路をプリント配線基板に実装した場合の電磁波放射ノイズを低減させ、プリント配線基板の高密度化を図る。 - 特許庁

A selector circuit 72 outputs selectively eight data corresponding to the number of output data per read-out operation of one time at the time of test operation out of plural data read out from a regular memory cell array.例文帳に追加

セレクタ回路７２は、正規メモリセルアレイから読出された複数のデータのうち、テスト動作時における１回の読出動作当たりの出力データ個数に相当する８個のデータを選択的に出力する。 - 特許庁

Even if a semiconductor element formed in the memory array portion 42 itself is higher than that in the peripheral circuit portion 44, the upper surfaces of both semiconductor elements are made nearly the same level.例文帳に追加

メモリアレイ部４２に形成される半導体素子自体の高さが周辺回路部４４に形成されるそれより高い場合であっても、双方の半導体素子の上面の高さをほぼ同一にできる。 - 特許庁