「array circuit」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

To provide a highly sensitive two-dimensional array ultrasonic probe of a large diameter which suppresses the scale of a transmission/reception circuit without being affected by a grating lobe, and an ultrasonic diagnostic system.例文帳に追加

送受信回路の規模を抑えて、グレーティングローブの影響を受けずに高感度な大口径の２次元アレイ超音波プローブ及び超音波診断システムを提供することにある。 - 特許庁

With the enable signal E1 at a low level 'LOW', a counter 23 counts in response to the comparison result of a comparator 21, and outputs the count to a PMNOS array 25 and a PMOS count latch circuit 40.例文帳に追加

イネーブル信号Ｅ１が“ＬＯＷ”のとき、カウンタ２３は比較器２１の比較結果に応じてカウントし、カウント値をＰＭＯＳアレイ２５とＰＭＯＳ用カウンタ値保持回路４０へ出力する。 - 特許庁

To provide a photodetector capable of applying and canceling transient voltage effectively with a small-scale simple circuit configuration, a photosensor array and a distance-measuring device which uses the photodetector.例文帳に追加

小規模の簡単な回路構成で効果的に過渡電圧を印加しキャンセルできるようにした光検出装置、該光検出装置を用いた光センサアレイ及び測距装置を提供する。 - 特許庁

To provide an array printed circuit board having a symmetrical layout structure, free from exchanging a facility having surface-mount equipment when surface-mount processing is carried out on an upper face and a lower face.例文帳に追加

上面及び下面に対する表面実装工程時に表面実装装備の設備の交換を不要にし、対称的なレイアウト構造を有するアレイ印刷回路基板を提供する。 - 特許庁

The driving circuit is configured to selectively charge all the liquid crystal cells of the structure during a frame period so as to cause the array of the liquid crystal cells to display an image.例文帳に追加

前記駆動回路は、前記構造体の前記液晶セルのすべてを、１フレーム期間内に選択的に充電して、前記液晶セルのアレイに画像を表示させるように構成される。 - 特許庁

The voltage developing circuit 5 is supplied with the first and third voltages to output a fourth and fifth voltages higher than the second voltage, of which the third voltage is stepped down or boosted up, to the cell array core 3.例文帳に追加

電圧生成回路５は、第１、第３電圧が供給され、第３電圧を降圧又は昇圧した第２電圧より高い第４、第５電圧をセルアレイコア３に出力する。 - 特許庁

To efficiently transfer data even when a bit width of effective data on a transfer bus varies, and to perform an orthogonal transform, in a circuit performing the orthogonal transform of a data array.例文帳に追加

データ配列の直交変換を行なう回路において、転送バス上の有効データのビット幅が異なる場合においても効率的にデータを転送して直交変換を行う。 - 特許庁

A coincident signal output circuit 32 outputs a coincidence signal when the set of the coincident entry addresses outputted from a register 2 is coincident with the packet filter conditions of the CAM cell array 31.例文帳に追加

一致信号出力回路３２は、レジスタ２から出力された一致エントリアドレスの集合がＣＡＭセルアレイ３１のパケットフィルタ条件と一致したとき、一致信号を出力する。 - 特許庁

To provide an array antenna apparatus and its transmit/receive module which can reduce the cost as a whole, by reducing the circuit of a transmission route without reducing the transmission antenna gain.例文帳に追加

送信アンテナ利得を低下させることなく、送信経路の回路を減らして全体としてのコストを下げることが可能なアレイアンテナ装置及びその送受信モジュールを提供すること。 - 特許庁

The dynamic reconfiguration logical circuit 50 has a plurality of dynamic reconfiguration arithmetic units (DRPU) 100 arranged like an array and a plurality of dynamic connection units (DCU) 200.例文帳に追加

動的再構成論理回路装置５０は、アレイ状に配置された複数の動的再構成演算ユニット（ＤＲＰＵ）１００と、複数の動的接続ユニット（ＤＣＵ）２００とを有する。 - 特許庁

To enable proper and efficient location and assignment to an array enable area on the base when preparing the net list of a circuit in the source synchronous I/O part of soft macro configuration.例文帳に追加

ソフトマクロ構成のソースシンクロナスＩ／Ｏ部分の回路のネットリスト作成において、下地上の配置可能領域に適正且つ効率的に配置及び割付け可能にすること。 - 特許庁

An array control signal activating the sense amplifier is transmitted to the sense amplifier through a signal wiring LSA in accordance with output from the dummy bit line by a local sense activating circuit 16.例文帳に追加

ローカルセンス活性化回路１６によりダミービット線からの出力に応じて、センスアンプを活性化するアレイ制御信号が信号配線ＬＳＡを介してセンスアンプに伝送される。 - 特許庁

To uniformalize transmission losses between each circuit of an optical waveguide module coupling an optical waveguide having plural ports to an optical fiber array body in which plural optical fibers are arrayed.例文帳に追加

複数のポートを有する光導波路と複数の光ファイバを配列した光ファイバ配列体とを結合した光導波路モジュールの各回路間の伝送損失を均一化する。 - 特許庁

The gain selecting unit 6 sets a gain to the gain circuit 5 so as to obtain pixel signals of different gains when once reading the pixel signals from the pixel array 1 by the pixel reading unit 2.例文帳に追加

ゲイン選択部６は、画素読出し部２による画素配列１からの１回の読出しに際して異なる利得の画素信号を得るようにゲイン回路５に対して利得を設定する。 - 特許庁

An electrostatic capacity line X connected with this electrode X1 does not hinder the circuit operation on an array substrate, and is connected with common wiring having a large wiring area.例文帳に追加

この電極Ｘ１に接続された静電容量線Ｘは、アレイ基板上において回路動作に支障を与えず、かつ配線面積が大きい共通配線に接続されている。 - 特許庁

The maximum ratio combining circuit 18 combines array outputs corresponding to the two antenna groups at a maximum ratio, on the basis of the weight information outputted from the reception weight vector calculators 112, 212.例文帳に追加

最大比合成回路１８は、受信ウェイトベクトル計算機１１２，２１２から出力される重み情報に基づいて、２つのアンテナ群に対応するアレイ出力を最大比合成する。 - 特許庁

On an LSO chip 1, the connections 13 for connecting wiring patterns on the gate array IC circuit 11 side and the macro cell 12 side is disposed and wired automatically by respective interconnection layers.例文帳に追加

ＬＳＩチップ１上においてゲートアレイ集積回路１１側とマクロセル１２側の配線パターン相互の接続部１３は、互いに異なる配線層により自動配置配線されている。 - 特許庁

To solve the problem that the layout area of the peripheral circuit of a pixel array part is increased when protection diodes as many as wires and test switches as many as rows or columns are mounted on a panel.例文帳に追加

配線数に対応した数の保護ダイオードや、行数分あるいは列数分のテストスイッチをパネル上に搭載すると、画素アレイ部の周辺回路のレイアウト面積が増大する。 - 特許庁

The signal processing circuit 65 applies processing of delay and amplification based on the parameter to an audio signal from a sound source and reproduces a sound field situation in the initial attitude of a speaker array 1.例文帳に追加

信号処理回路６５は、音源からのオーディオ信号にパラメータに基づいた遅延および増幅の処理を施し、スピーカアレイ１の初期姿勢における音場状況を再現する。 - 特許庁

A first circuit board 62 is formed of a glass-fabric-based epoxy resin board, and a fixing side plate dominating the contraction and the expansion of a rod lens array 64 is formed of glass epoxy.例文帳に追加

第１回路基板６２をガラス布基材エポキシ樹脂基板により構成し、またロッドレンズアレイ６４の収縮や膨張を主に支配する固定用側板をガラスエポキシにより形成している。 - 特許庁

If the thickness of an insulation layer is decreased in an SOI integrated circuit including a trench capacitor DRAM array, crosstalk is caused between a trench capacitor and the passing wordline 214 which passes over the trench capacitor.例文帳に追加

トレンチ・キャパシタＤＲＡＭアレイを有するＳＯＩ集積回路において、絶縁層の厚さが減少すると、トレンチ・キャパシタ上を通るパッシング・ワード線２１４との間にクロストークを生じる。 - 特許庁

A memory cell array where a size of the MOS transistor is relatively small, and a peripheral circuit where the size of the MOS transistor is relatively large, are formed on the semiconductor substrate 10.例文帳に追加

半導体基板１０上には、ＭＯＳトランジスタのサイズが相対的に小さいメモリセルアレイ部と、該ＭＯＳトランジスタのサイズが相対的に大きい周辺回路部とが形成される。 - 特許庁

Furthermore, the upper surface of the first layer 111 located on the peripheral circuit 2 in the patterned layer 100 is arranged below the upper surface of the memory cell array 1 in the patterned layer 100.例文帳に追加

そして、パターン層１００における周辺回路部２上に位置する第１の層１１１の上面は、パターン層１００におけるメモリセルアレイ部１の上面よりも下側に位置している。 - 特許庁

An address storage circuit is constituted so as to store the column address information of data programmed in a memory cell array, and the column address information includes an initial column address and a final column address.例文帳に追加

アドレス貯蔵回路はメモリセルアレイにプログラムされるデータの列アドレス情報を貯蔵するように構成され、列アドレス情報は初期列アドレス及び最終列アドレスを含む。 - 特許庁

To provide an array waveguide diffraction grating type optical wavelength multiplexing and demultiplexing device which does not have the insertion loss difference between a plurality of ports by eliminating a theoretic insertion loss difference by a circuit design.例文帳に追加

原理的な挿入損失差を回路設計により解消して、複数のポート間での挿入損失差のないアレイ導波路回折格子型光波長合分波器を提供すること。 - 特許庁

The substrate 1 includes a pixel array part, composed of the pixel electrodes and thin-film transistors driving them and a drive circuit part which is composed of thin-film transistors, so as to drive the pixel arrays.例文帳に追加

なお、基板1は、画素電極とこれを駆動する薄膜トランジスタとで構成された画素アレイ部と、画素アレイ部を駆動する為に薄膜トランジスタで構成された駆動回路部とを含む。 - 特許庁

To prevent a malfunction caused by incorrect transmission of a signal between circuits in an electronic device having a scanning circuit to scan a pixel array in which a plurality of pixels are arranged.例文帳に追加

複数の画素が配列された画素アレイとそれを走査する走査回路を有する電子装置において、回路間で正しく信号が伝達されないことによる誤動作を防止する。 - 特許庁

An illumination controlling circuit makes an LED array illuminate a partial pattern 71b only for a period while an image sensor reads the partial pattern 71b in a charge storage period T1.例文帳に追加

照明制御回路は、電荷蓄積期間Ｔ１のうち画像センサが部分パターン７１ｂを読み取っている期間のみＬＥＤアレイに当該部分パターン７１ｂを照射させる。 - 特許庁

To provide a thin film magnetic storage device in which area of a circuit band driving signal lines or the like of each memory block is reduced when a memory array is divided into a plurality of memory blocks.例文帳に追加

メモリアレイを複数のメモリブロックに分割した場合において、各メモリブロックの信号線等を駆動する回路帯の面積を縮小する薄膜磁性体記憶装置を提供する。 - 特許庁

A DC output from a solar battery array 2 is converted into an AC output by an inverter circuit 21 in a link inverter 3, and a link operation is performed for a system power source 6.例文帳に追加

太陽電池アレイ２からの直流出力を連系インバータ３におけるインバータ回路２１によって交流出力に変換し、系統電源６に対して連系運転を行う。 - 特許庁

A writing series and a reading series of the inter-module interface circuit are analyzed, a writing delay is found and the variable life time of a variable array included in the inter-module interface is analyzed.例文帳に追加

モジュール間インタフェース回路の書き込み系列と読み出し系列を解析し、書き込み遅延を求め、モジュール間インタフェースが持つ変数配列の変数のライフタイムを解析する。 - 特許庁

To obtain excellent display quality by decreasing generation of display unevenness at the time of switching off a power source in an active matrix type liquid crystal display device with a built-in driving circuit on an array substrate.例文帳に追加

アレイ基板上に駆動回路を内蔵したアクティブマトリクス型の液晶表示装置において、電源切断時における表示ムラの発生を少なくし、良好な表示品位を得る。 - 特許庁

With an enable signal E1 at a high level 'HI', a counter 13 counts in response to the comparison result of a comparator 11, and outputs the count to an NMOS array 15 and an NMOS count latch circuit 30.例文帳に追加

イネーブル信号Ｅ１が“ＨＩ”のとき、カウンタ１３は比較器１１の比較結果に応じてカウントし、カウント値をＮＭＯＳアレイ１５とＮＭＯＳ用カウンタ値保持回路３０へ出力する。 - 特許庁

By this arrangement, after a power source voltage Vdd is elevated by a first boosting circuit 25 to the order of 5V which is a writing voltage, a voltage lowered by its passing through the memory selection circuit 21 can be elevated to 5V again by the second boosting circuit 26 right before the memory cell array 22.例文帳に追加

こうすることによって、第１昇圧回路２５によって電源電圧Ｖddを書き込み電圧である５Ｖ程度まで昇圧させた後、メモリセル選択回路２１を通過することによって低下した電圧を、メモリセルアレイ２２の直前で、第２昇圧回路２６によって再度５Ｖに昇圧することができる。 - 特許庁

The control circuit 124 controls a control command and transfer of image data between itself and the interface 10, writing/reading of image data of the memory cell array 11, format conversion of image data in the YUV-RGB conversion circuit 121 and in the α blend circuit 122, and blending and transfer of image data relative thereto.例文帳に追加

制御回路１２４は、インタフェース１０との間で制御コマンドおよび画像データの授受、メモリセルアレイ１１の画像データの読出し／書込み、ＹＵＶ−ＲＧＢ変換回路１２１およびαブレンド回路１２２における画像データのフォーマット変換、並びにブレンディングおよびそれらにかかわる画像データの転送を制御する。 - 特許庁

The three-dimensional memory device includes: a memory cell array in which a plurality of word line planes are stacked; a write-read circuit that programs memory cells of at least two or more pages, which are provided on the selected word line plane at the same time; and a control circuit that controls a program operation of the write-read circuit.例文帳に追加

本発明の３次元メモリー装置は、複数のワードライン平面が積層されたメモリーセルアレイ、選択されたワードライン平面に具備された少なくとも２以上のページのメモリーセルを同時にプログラムする書込み読出し回路、そして前記書込み読出し回路のプログラム動作を制御する制御回路を含むことができる。 - 特許庁

The local write driver circuit for an integrated circuit device memory array requires only one write enable signal for coupling complementary data signals between a global write data line and a local write data line, the circuit does is not required to supply the complementary write enable signal as conventional embodiment.例文帳に追加

集積回路装置メモリアレイのためのローカル書込ドライバ回路は、グローバル書込データ線とローカル書込データ線との間に相補なデータ信号を結合するために書込イネーブル信号を１つしか必要としないことにより、従来の実現例に見られるような相補な書込イネーブル信号を供給する必要を回避する。 - 特許庁

An optical sensor 12 measuring the illuminance of external light is mounted on the array substrate 2 as well as a filtering means (an adding circuit 75 and a circuit 76 outputting high-order bits) filtering a signal output from the optical sensor 12 and a processing circuit (an external LSI 10) processing the signal output from the optical sensor 12 are also provided.例文帳に追加

アレイ基板２上に外光照度を計測する光センサ１２が設置されるとともに、光センサ１２から出力される信号をフィルタリングするフィルタリング手段（加算回路７５及び上位ビットを出力する回路７６）及び光センサ１２から出力される信号を処理する処理回路（外部ＬＳＩ１０）を備える。 - 特許庁

To carry out simultaneously a short circuit revision of TFT (Thin Film Transistor) semi conductor layer by simultaneously etching a short circuit position with the semiconductor in etching a protective film, which is set an outer surface of a pixel electrode in preparing an array substrate for a liq. crystal display device, and to dispense a special process for restoring a short circuit.例文帳に追加

液晶表示装置用のアレイ基板の製造に当たり、保護膜を画素電極の外側に設け、この保護膜のエッチング時に、半導体との短絡箇所も同時にエッチングすることにより、ＴＦＴ半導体層の短絡修正を同時に実施し、短絡修復のための特別な工程を不要にする。 - 特許庁

Since the opposite side of the sealed space on both sides of the diaphragm 80 is connected to the outside of a casing, and heat generated in the printed circuit board 70 is emitted to the outside, temperature rise of the printed circuit board 70 and the sealed space is suppressed in comparison with the case of arranging the printed circuit board 70 in the sealed space in the speaker array 1.例文帳に追加

仕切板８０を挟んで密閉空間と反対側は筐体の外部に通じており、プリント基板７０で発生した熱が外部へ放熱されるため、スピーカアレイ１内の密閉空間にプリント基板７０を配置する場合と比較して、プリント基板７０や密閉空間の温度上昇を抑えることができる。 - 特許庁

The local write-in driver circuit for an integrated circuit device memory array requires only one write-in enable-signal for coupling complementary data signals between a global write-in data line and a local write-in data line, the circuit does not require to supply the complementary write-in enable- signal as conventional embodiment.例文帳に追加

集積回路装置メモリアレイのためのローカル書込ドライバ回路は、グローバル書込データ線とローカル書込データ線との間に相補なデータ信号を結合するために書込イネーブル信号を１つしか必要としないことにより、従来の実現例に見られるような相補な書込イネーブル信号を供給する必要を回避する。 - 特許庁

A system-on-chip integrated circuit 10 includes a configurable logic array 15, a processor 11, and memories 13, 14 suitable for storing instructions for a mission function and instructions for a configuration loading function to be used for loading configuration data onto the integrated circuit from an external source via an input port in the integrated circuit.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

A system on-chip integrated circuit 10 includes a logic array 15 that can be set, a processor 11, and memories 13, 14 adapted to store instructions for a mission function and instructions for a configuration load function used to load setting data to the integrated circuit via an input port on the integrated circuit from an external source.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

An array substrate 1 has a structure having a drive circuit formation region 24 where the driver circuit of a signal line 9, an electrostatic shield member 19, etc., are formed, a flattening layer 23 formed on the drive circuit formation region 24, and the pixel electrode 15 and common electrode 18 forme don the flattening layer 23.例文帳に追加

アレイ基板１は、信号線９、静電遮蔽部材１９等の駆動回路が形成された駆動回路形成領域２４と、駆動回路形成領域２４上に形成された平坦化層２３と、平坦化層２３上に形成された画素電極１５および共通電極１８とを備えた構造を有する。 - 特許庁

Each of memory devices 21 to 24 is provided with: a data output circuit 120 for outputting read data Data read from a memory cell array 100 to the data terminal 20d in response to a read command; and an output timing adjustment circuit 130 for adjusting the output timing of read data DQ by the data output circuit 120.例文帳に追加

メモリデバイス２１〜２４のそれぞれは、リードコマンドに応答してメモリセルアレイ１００から読み出されたリードデータＤａｔａをデータ端子２０ｄに出力するデータ出力回路１２０と、データ出力回路１２０によるリードデータＤＱの出力タイミングを調整する出力タイミング調整回路１３０とを備える。 - 特許庁