「array circuit」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a semiconductor memory device provided with a power source circuit having less area loss for variation of the capacity of a memory cell array.例文帳に追加

メモリセルアレイの容量の変化に対して面積ロスの小さい電源回路を備える半導体記憶装置を提供する。 - 特許庁

PACKAGE HAVING ARRAY OF EMBEDDED CAPACITORS FOR POWER TRANSFER AND DECOUPLING OF HIGH-SPEED INPUT/OUTPUT CIRCUIT, AND METHOD OF MANUFACTURING SAME例文帳に追加

高速入出力回路の電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法 - 特許庁

A semiconductor storage device relating to this invention includes a memory cell array 13, a memory controller 11, and a refresh control circuit 12.例文帳に追加

本発明にかかる半導体記憶装置は、メモリセルアレイ１３と、メモリコントローラ１１と、リフレッシュ制御回路１２と、を備える。 - 特許庁

To realize reduction in a layout area of a gate array type semiconductor integrated circuit, acceleration in operation and the decrease in power consumption.例文帳に追加

ゲートアレイ型半導体集積回路のレイアウト面積を縮小すると共に、動作の高速化、低消費電力化を実現する。 - 特許庁

The refresh rate generator circuit is coupled to the memory array and coupled to generate a refresh signal having a rate.例文帳に追加

リフレッシュ速度生成器回路は、メモリアレイと結合されており、速度を有するリフレッシュ信号を生成するように構成されている。 - 特許庁

To provide a power source circuit which can be redesigned and rearranged in a short period for changing an internal constitution for constituting an array.例文帳に追加

アレイ構成用の内部構成の変更に対して短期間で再設計／再配置することができる電源回路を提供する。 - 特許庁

To provide a semiconductor storage device capable of independently testing a memory cell array section and a logic section in a memory circuit.例文帳に追加

メモリセルアレイ部とメモリ回路内ロジック部をそれぞれ独立してテストすることが可能な半導体記憶装置を提供する。 - 特許庁

Since the parity data is generated by a parity generation circuit 16, it is difficult to write a desired pattern to the parity cell array PCA.例文帳に追加

パリティデータは、パリティ生成回路１６により生成されるため、所望のパターンをパリティセルアレイＰＣＡに書き込むことは難しい。 - 特許庁

A data access circuit is provided while being made to correspond to a data terminal to input or output data to/from a corresponding memory cell array.例文帳に追加

データアクセス回路は、データ端子に対応して設けられ、対応するメモリセルアレイに対してデータを入力または出力する。 - 特許庁

The electrodes are electrically shielded 48, and connected to short detection electronic circuit 50 at both ends of the charging electrode array.例文帳に追加

検出電極を電気的に遮蔽し（４８）、荷電電極アレイの両端において、短絡検出電子回路５０に接続する。 - 特許庁

The first mask can additionally protect the array part 17 when the corners of the device inside the logic circuit part 18 are rounded.例文帳に追加

第１のマスクは付加的に、論理回路部分１８内のデバイスの角を丸めるときにアレイ部分１７を保護することができる。 - 特許庁

The second mask can additionally protect the logic circuit part 18 when the injection inside the array part 17 is executed.例文帳に追加

第２のマスクは付加的に、アレイ部分１７内の注入を実行するときに論理回路部分１８を保護することができる。 - 特許庁

To reduce the number of signal line and the circuit scale of a device in the case of constituting a 2D array oscillator and a 1.5D oscillator.例文帳に追加

２Ｄアレイ振動子や１．５Ｄ振動子を構成する場合に、信号線の本数および装置の回路規模を削減する。 - 特許庁

The high voltage insulation film is patterned to expose a part of the peripheral circuit area and the second area of the cell array area.例文帳に追加

高電圧ゲート絶縁膜をパターニングして周辺回路領域の一部分及びセルアレイ領域の第２領域を露出させる。 - 特許庁

The socket is fitted on a circuit board having an array of the contact range corresponding to that of an elastic contact point of the socket.例文帳に追加

ソケットは、ソケットの弾性接点のアレイに対応する接点領域のアレイを有する印刷回路板上に取り付けられる。 - 特許庁

The semiconductor storage device includes a memory cell array (MCA), a first buffer (RXK), a second buffer (RXC), first circuits (101, 102, 103), a second circuit (104), a first DLL circuit (RXDLL), and a second DLL circuit (TXDLL).例文帳に追加

メモリセルアレイ（ＭＣＡ）、第１バッファ（ＲＸＫ）、第２バッファ（ＲＸＣ）、第１回路（１０１，１０２，１０３）、第２回路（１０４）、第１ＤＬＬ回路（ＲＸＤＬＬ）、及び第２ＤＬＬ回路（ＴＸＤＬＬ）を設ける。 - 特許庁

An analog/digital switching circuit outputs a video signal to a pixel array, as it is, when the video signal has analog value and to a circuit which performs digital operation, such as a latch circuit, when the video signal has digital value.例文帳に追加

アナログデジタル切り替え回路において、ビデオ信号がアナログ値の場合は、そのまま画素配列に信号を出力し、ビデオ信号がデジタル値の場合は、ラッチ回路などのデジタル動作をする回路に出力する。 - 特許庁

The liquid crystal display comprises: a plurality of signal lines 16; a plurality of scan lines s; a plurality of pixel electrodes; a first drive circuit 11 and a second drive circuit 12; and an array substrate 1 having a timing control circuit 70.例文帳に追加

液晶表示装置は、複数の信号線１６、複数の走査線ｓ、複数の画素電極、第１駆動回路１１及び第２駆動回路１２、並びにタイミング制御回路７０を有したアレイ基板１を備える。 - 特許庁

An external sector address is inputted to a sector address conversion circuit 40 as shown in (A) and converted by the sector address conversion circuit 40 into a sector address as an internal address and a memory cell array is accessed through an address decoder circuit 41.例文帳に追加

（Ａ）に示すように、外部からのセクタアドレスをセクタアドレス変換回路４０に入力し、セクタアドレス変換回路４０で、内部アドレスのセクタアドレスに変換して、アドレスデコーダ回路４１を介して、メモリセルアレイにアクセスする。 - 特許庁

To improve the function of each of transistors in the cell array of a nonvolatile memory and in a high voltage circuit and the low voltage circuit of a peripheral circuit section, by reducing the number of manufacturing processes of a gate insulation film of the transistor in each region.例文帳に追加

不揮発性メモリのセルアレイと周辺回路部の高電圧系回路と低電圧系回路の各領域のトランジスタのゲート絶縁膜の製造工程数を削減し、各領域のトランジスタの機能を向上させる。 - 特許庁

This radio communication apparatus is provided with an antenna array 2 having a plurality of first antennas 1, a phase shift circuit 3, a reception circuit 4, a control circuit 5, a second antenna 6 and radio device 7 for other apparatus.例文帳に追加

本発明に係る無線通信装置は、複数の第１のアンテナ１を有するアンテナアレー２と、移相回路３と、受信回路４と、制御回路５と、第２のアンテナ６と、他装置用無線機７とを備えている。 - 特許庁

The integrated circuit comprises a core circuit, and an I/O circuit fitted with an array of single poly-nonvolatile memory cells each comprising a first transistor 201 connected in series with a second transistor 202.例文帳に追加

集積回路はコア回路と、単一ポリ不揮発性メモリーセルのアレイがはめ込まれた入出力回路とを含み、各単一ポリ不揮発性メモリーセルは第二トランジスター２０２と直列接続される第一トランジスター２０１を具える。 - 特許庁

A liquid crystal panel 11 is provided with a pixel array 2 including a plurality of pixel circuits 1 each having a transmission part and a reflecting part; and a driving circuit, consisting of a scanning signal line drive circuit 3 and a data signal line drive circuit 4.例文帳に追加

液晶パネル１１は、透過部および反射部を有する複数の画素回路１を含む画素アレイ２と、走査信号線駆動回路３およびデータ信号線駆動回路４からなる駆動回路とを備えている。 - 特許庁

A lithographic circuit writes the image element data, which is read from the selected symbol data buffer 155C, in the symbol array data buffer 155D to create symbol array data in response to a selected symbol setting command.例文帳に追加

描画回路は、選択図柄設定コマンドに応じ選択図柄データバッファ１５５Ｃから読み出した画像要素データを図柄配列データバッファ１５５Ｄに書き込んで図柄配列データを作成する。 - 特許庁

An image-drawing circuit writes the image element data read from the selected symbol data buffer 155C on the symbol array data buffer 155D to form symbol array data in response to a selected symbol setting command.例文帳に追加

描画回路は、選択図柄設定コマンドに応じ選択図柄データバッファ１５５Ｃから読み出した画像要素データを図柄配列データバッファ１５５Ｄに書き込んで図柄配列データを作成する。 - 特許庁

The circuit element which is formed in the cross-point functions as a data storage device in the memory array, and it also functions as a connection part for a substitution-type addressing mechanism used to address the element inside the array.例文帳に追加

交点に形成された回路エレメントは、メモリアレイのデータ記憶デバイスとして機能し、かつアレイのエレメントをアドレス指定するための置換型アドレス指定機構用の接続部として機能する。 - 特許庁

The storage device includes: a nonvolatile memory cell array; and a memory control circuit executing data write into and data read from the memory cell array in access units of N bits (N is a prescribed integer of 2 or above).例文帳に追加

記憶装置は、不揮発性のメモリーセルアレイと、Ｎビット（Ｎは２以上の所定の整数）のアクセス単位でメモリーセルアレイのデータ書き込みとデータ読み出しを実行するメモリー制御回路と、を備える。 - 特許庁

N-channel MOS transistors Tr5, Tr6 are connected among the array power lines APLs of array power generating circuits 1a, 2a and the peripheral power line CPL of a peripheral power generating circuit 5b.例文帳に追加

アレイ電源発生回路１ａ，２ａのアレイ電源線ＡＰＬと、周辺電源発生回路５ｂの周辺電源線ＣＰＬとの間には、ＮチャネルＭＯＳトランジスタＴｒ５，Ｔｒ６が接続される。 - 特許庁

Since each of the nonvolatile memory elements in the memory cell array 102 has memory-function films on both sides of a gate electrode, the gate insulating film can be thin for the miniaturization to shrink the circuit area of the memory cell array 102.例文帳に追加

メモリセルアレイ１０２の不揮発性メモリ素子は、ゲート電極の両側にメモリ機能膜を有するので、ゲート絶縁膜を薄くして微細化を行なって、メモリセルアレイ１０２の回路面積を縮小できる。 - 特許庁

To provide an array antenna which improves the degree of freedom for beam formation at the time of transmission and increases the number of beams which are simultaneously formed at the time of receiving in a circuit scale that is almost the same as the conventional array antenna.例文帳に追加

送信時のビーム形成の自由度を向上させるとともに、従来のアレイアンテナとほぼ同じ回路規模で、受信時に同時に形成されるビーム数を増加させた、アレイアンテナを提供する。 - 特許庁

A plotting circuit 154 prepares pattern array data by reading the image element data from the selected pattern data buffer 155A according to a selected pattern setting command and writing them in the pattern array data buffer 155B.例文帳に追加

描画回路１５４は、選択図柄設定コマンドに応じて選択図柄データバッファ１５５Ａから画像要素データを読み出し、図柄配列データバッファ１５５Ｂに書き込むことにより、図柄配列データを作成する。 - 特許庁

The sensor 22 comprises a magnetic sensor array with magnetic sensor elements disposed in an array shape or a two-dimensional vector sensor, and a sensor IC with its signal reading circuit and angle calculation means integrated on a semiconductor chip.例文帳に追加

前記センサ２２は、磁気センサ素子をアレイ状に並べた磁気センサアレイ、または２次元ベクトルセンサと、その信号読出回路および角度計算手段を半導体チップに集積したセンサＩＣからなる。 - 特許庁

The regular data and the parity data are exchanged with each other by a a switch circuit SW, so that the regular data can be written to the parity cell array PCA and the parity data can be written to the regular cell array CA1.例文帳に追加

スイッチ回路ＳＷにより、レギュラーデータとパリティデータとを互いに入れ替えることで、レギュラーデータをパリティセルアレイＰＣＡに書き込み、パリティデータをレギュラーセルアレイＣＡ１に書き込むことができる。 - 特許庁

The cell gate-insulating film 14 is patterned to leave the film 14 on a first region of a cell array region a and expose a second region of a cell array region a and a peripheral circuit region b.例文帳に追加

セルゲート絶縁膜１４をパターニングしてセルアレイ領域ａの第１領域上にセルゲート絶縁膜１４を残して、セルアレイ領域ａの第２領域及び周辺回路領域ｂを露出させる。 - 特許庁

The semiconductor integrated circuit is constituted so that a signal line 15 is wired in a boundary area between end-side pads 13 forming a longitudinal array among a plurality of pads 13 and end-side pads 13 forming a lateral array.例文帳に追加

複数のパッド１３のうち縦列を構成する端側のパッド１３と、横列を構成する端側のパッド１３との間の境界領域に信号線１５を配線するように構成する。 - 特許庁

The optical delay circuit 9 is adjusted so that a pulse array of the fifth harmonic generated by the fifth harmonic generating optical element 12 may be positioned at the center of the pulse array of the fifth harmonic generated by the fifth harmonic generating optical element 5.例文帳に追加

５倍波発生光学素子５で発生した５倍波のパルス列の中央に、５倍波発生光学素子１２で発生した５倍波のパルス列が来るように、光遅延回路９を調節する。 - 特許庁

A DRAM 121 in which a semiconductor integrated circuit is incorporated in a chip is provided with a redundant memory cell array 123 for monitoring a refresh-time other than a regular memory cell array 122 storing actual data.例文帳に追加

半導体集積回路がチップ内に内蔵するＤＲＡＭ１２１に、実際のデータをストアする正規メモリセルアレイ１２２以外にリフレッシュ時間をモニタするための冗長メモリセルアレイ１２３を設ける。 - 特許庁

A semiconductor storage device comprises a memory cell array provided on a semiconductor substrate and including a plurality of memory cells storing data, and a peripheral circuit part provided on the semiconductor substrate and controlling the memory cell array.例文帳に追加

半導体記憶装置は、半導体基板上に設けられデータを記憶する複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられメモリセルアレイを制御する周辺回路部とを備えている。 - 特許庁

A capacitance detection circuit 10 measures the electrostatic capacitances of each of the sensor electrodes SE, and generates a first data array ARRAY 1 containing the capacitance value data which represents the electrostatic capacitances thus measured.例文帳に追加

容量検出回路１０は、複数のセンサ電極ＳＥそれぞれの静電容量を測定し、測定された静電容量を示す容量値データを含む第１データアレイＡＲＲＡＹ１を生成する。 - 特許庁

A reception module which receives a light signal and outputs a voltage signal has a photodiode array 9 and an IC-implemented receiving circuit 8 which inputs a minute current signal outputted by the photodiode array.例文帳に追加

光信号を受けて電圧信号を出力する受信モジュールは、フォトダイオードアレイ（９）と、フォトダイオードアレイから出力される微小電流信号を入力するＩＣ化された受信回路（８）とを有する。 - 特許庁

A nonvolatile semiconductor memory device 1 includes a memory cell array 10 having a plurality of memory cells capable of storing multiple bits, a plurality of bit lines connected to the memory cell array 10, and a control circuit 19.例文帳に追加

不揮発性半導体記憶装置１は、複数ビットを記憶可能なメモリセルを複数個有するメモリセルアレイ１０と、メモリセルアレイ１０に接続された複数のビット線と、制御回路１９とを含む。 - 特許庁

A maximum ratio synthesis circuit 21 synthesizes the weight information corresponding to the array output signal of each slot with the array output signal at a maximum ratio to synthesize a received signal from a specific mobile terminal.例文帳に追加

それぞれのスロットのアレイ出力信号と対応する重み情報とは最大比合成回路２１によって最大比合成され、特定の移動端末装置からの受信信号が合成される。 - 特許庁

This interface assembly 400 consists of a package 104 of an integrated circuit 406 thermally connected to the sensor array 402 and includes a temperature control system 413 for controlling the temperature of the sensor array 402.例文帳に追加

インタフェイス・アセンブリ（４００）は、センサ・アレイ（４０２）に熱的に結合されている集積回路（４０６）パッケージ（１０４）で構成され、センサ・アレイ（４０２）の温度を制御する温度制御系（４１３）を含む。 - 特許庁

In the circuit, first voltage can be applied to some of the resistive memory cells 170, 173, 175, 177, second voltage can be applied to the other cells 170, 173, 175, 177 in the array 165, and third voltage can be applied to the other cells 170, 173, 175, 177 in the array 165.例文帳に追加

回路は、第１の電圧をアレイ(165)内の抵抗性メモリセル(170,173,175,177)のいくつかに、第２の電圧をアレイ(165)内の他のセル(170,173,175,177)に、第３の電圧をアレイ(165)内のさらに他のセル(170,173,175,177)に印加することができる。 - 特許庁

The scanning line driving circuit 104 and the protection circuit 105 are respectively electrically connected to both ends of the scanning line 3a, passing through a pixel array region 10b and at the scanning line 3a, a first resistor 43 is inserted between diode elements 41, 42 of the pixel array region 10b and the protection circuit 105.例文帳に追加

画素配列領域１０ｂを通る走査線３ａの両端に走査線駆動回路１０４および保護回路１０５が各々電気的に接続し、かつ、走査線３ａにおいて、画素配列領域１０ｂと保護回路１０５のダイオード素子４１、４２との間には第１の抵抗４３が介挿されている。 - 特許庁