| 例文 |
array circuitの部分一致の例文一覧と使い方
該当件数 : 2289件
In the SRAM10, a timing control circuit 17 is provided, and the precharge & equalize control circuit 18 is also provided in an opposite side of the timing control circuit 17 for the memory cell array 11.例文帳に追加
SRAM10には、タイミング制御回路17が設けられるとともに、メモリセルアレイ11に対してタイミング制御回路17の反対側にプリチャージ&イコライズ制御回路18が設けられている。 - 特許庁
To provide a timing signal forming circuit used for a driving circuit for a liquid crystal display device or the like which can correspond to the specifications change of timing without remaking the driving circuit on an array substrate.例文帳に追加
液晶表示装置等の駆動回路に用いられるタイミング信号生成回路において、アレイ基板上の駆動回路を作り直すことなしに、タイミングの仕様変更に対応できるようにする。 - 特許庁
In the semiconductor device, circuit blocks (13a, 13b, 13c and 13d) are two-dimensionally arranged on one plastic film 11 in the form of an array.例文帳に追加
1枚のプラスチックフィルム11に2次元的に回路ブロック(13a、13b、13c、13d)をアレイ状に配置する。 - 特許庁
To provide a small-sized inexpensive beam forming circuit that is especially effective to a multi-beam phased array antenna with a number of beams or the like.例文帳に追加
ビーム数が多いマルチビームフェーズドアレーアンテナ等に特に効果的な小形で低価格なビーム形成回路を提供する。 - 特許庁
The memory circuit has a memory cell array in which a plurality of memory cells where "0" and "1" of binary data can be written are arranged.例文帳に追加
メモリ回路は、2値データ”0”及び”1”を書き込み可能なメモリセルが複数配置されたメモリセルアレイを含む構成とする。 - 特許庁
To provide an inspection device for a pixel array substrate with simple constitution of an inspection circuit, and also with a simple inspection procedure.例文帳に追加
検査回路の構成が簡易であって検査手順も簡便にできる画素アレイ基板の検査装置を提供する。 - 特許庁
The display device has an array substrate 2 on which a driving circuit for display is formed, and has a predetermined display region.例文帳に追加
表示のための駆動回路が形成されたアレイ基板2を備え、所定の表示領域を有する表示装置である。 - 特許庁
To provide an array substrate for enhancing the output characteristic of a driving circuit, and also to provide a display apparatus having the same.例文帳に追加
駆動回路の出力特性を改善することができるアレイ基板及びそれを有する表示装置を提供する。 - 特許庁
The FIFO circuit 100 includes the array of cells 170 each of which has a register and a state controller indicating the state of the cell.例文帳に追加
FIFO回路100は、レジスタと、セルの状態を示す状態コントローラとを有するセル170のアレイを含む。 - 特許庁
The nonvolatile semiconductor storage device has a memory cell array, a first wiring, a second wiring and a control circuit.例文帳に追加
一態様に係る不揮発性半導体記憶装置は、メモリセルアレイ、第1配線、第2配線、及び制御回路を有する。 - 特許庁
The capacity array circuit 100 includes a plurality of input capacitances Cs for receiving a plurality of input signals in parallel.例文帳に追加
容量アレイ回路100は、複数の入力容量Csは、複数の入力信号をそれぞれ並列に受ける。 - 特許庁
To respond flexibly to adaptation to a change or addition of a circuit, and to locate a standard cell and gate array with a mixture of them.例文帳に追加
回路の変更または追加に柔軟に対応することを可能としつつ、スタンダードセルとゲートアレイとを混在させる。 - 特許庁
To provide a socket for pin grid array(PGA) package and its terminal, capable of being easily assembled with a printed circuit board and the like.例文帳に追加
プリント基板などへのアッセンブリを容易にできるピングリッドアレイ(PGA)パッケージ用ソケットとその端子を提供すること。 - 特許庁
A 4×4 Hadamard transform result calculated by a 4×4 Hadamard transform circuit is stored in a register array.例文帳に追加
4×4アダマール変換回路によって演算が行われた4×4アダマール変換結果は、レジスタアレイに格納される。 - 特許庁
METHOD AND APPARATUS FOR SUPPORTING CIRCUIT COMPONENT HAVING SOLDER COLUMN ARRAY INTERCONNECT USING INTERSPERSED RIGID COLUMN例文帳に追加
点在する剛性カラムを使用してハンダカラムアレイ相互接続部を有する回路構成要素を支持する方法及び装置 - 特許庁
A second light emitting diode drive circuit receives the second split image signal and drives the second focus lens array.例文帳に追加
第2の発光ダイオード駆動回路は、前記第2の分割画像信号を受けて前記第2の発光ダイオードアレイを駆動する。 - 特許庁
To miniaturize size and cut cost simultaneously in a high frequency module used for a unit circuit which constitutes a phased-array antenna.例文帳に追加
フェーズドアレイアンテナを構成する単位回路として用いられる高周波モジュールにおいて、小型化とともに、コストダウンを図る。 - 特許庁
To enable calibration of an array antenna transmitter provided with several antennas without increasing the circuit scale.例文帳に追加
複数のアンテナを備えたアレーアンテナ送信装置に関し、回路規模を増大することなくキャリブレーション校正を可能とする。 - 特許庁
AREA ARRAY ELECTRODE TYPE DEVICE, WIRING BOARD STRUCTURE IMPLEMENTING THE SAME, CIRCUIT BOARD IMPLEMENTING BODY, AND METHOD FOR IMPLEMENTING THE SAME例文帳に追加
エリアアレイ電極型デバイス、それを実装する配線基板構造、及び回路基板実装体、並びにその実装方法 - 特許庁
An ECC circuit 12A has an error correction function of N (N:natural number) bits for output data of a memory cell array 11.例文帳に追加
ECC回路12Aは、メモリセルアレイ11の出力データに対してN(Nは自然数)ビットのエラー訂正機能を有する。 - 特許庁
The semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements are arranged and a program verify-circuit 30.例文帳に追加
半導体記憶装置は、複数のメモリ素子を配列したメモリセルアレイ21と、プログラムベリファイ回路30とを備える。 - 特許庁
To correct a deviation of less than one line in the vertical scanning direction of plural light emitting diode array units by a simple circuit configuration.例文帳に追加
簡単な回路構成で複数の発光ダイオードアレイユニットの副走査方向の1ライン未満のずれを補正する。 - 特許庁
The system has an imager array 102, a switching network 104, computation elements 106, and a divider circuit 110.例文帳に追加
システムは、画像形成アレイ102、スイッチングネットワーク104、計算素子106およびディバイダ回路110を備えている。 - 特許庁
To surely connect a land grid array type CPU onto a circuit board.例文帳に追加
ランドグリッドアレイタイプのCPUを確実に回路基板に接続することができる集積回路装着用組立体を提供する。 - 特許庁
OPTICAL VARIABLE ATTENUATOR, OPTICAL VARIABLE ATTENUATOR ARRAY, AND OPTICAL CIRCUIT USING THEM, AND METHOD OF CONTROLLING OPTICAL VARIABLE ATTENUATOR例文帳に追加
光可変減衰器、光可変減衰器アレイ及びそれらを用いた光回路及び光可変減衰器の制御方法 - 特許庁
A dual port DRAM cell of a memory cell array circuit 110 has two ports and a bit line is connected to each of the ports.例文帳に追加
メモリセルアレイ回路110のデュアルポートDRAMセルは2つのポートを有し、各ポートにビット線が接続されている。 - 特許庁
Consequently, the first circuit board 62 and the rod lens array 64 have nearly the same expansion characteristics and contraction characteristics.例文帳に追加
これにより、第1回路基板62とロッドレンズアレイ64との膨張特性や収縮特性が略同様の状態となる。 - 特許庁
Needle probes 42 of a relaying printed circuit board 39 are electrically connected to drive terminals 25 of display domain parts 23 of the array substrate 22.例文帳に追加
中継プリント配線基板39の針プローブ42をアレイ基板22の表示領域部23の駆動端子25に電気的に接続する。 - 特許庁
To provide a light amount compensation system of a semiconductor laser array driving circuit capable of compensating to a desired light amount.例文帳に追加
所望の光量に補正することが可能な半導体レーザアレイ駆動回路の光量補正方式を提供する。 - 特許庁
An integrated circuit includes an array of the respective memory cells and the respectively doped semiconductor lines 202, formed in a semiconductor substrate.例文帳に追加
集積回路は、各メモリセルのアレイと半導体基板内に形成されたドープされた各半導体ライン202とを含む。 - 特許庁
Capacitors C1 to C5 receive pixel signals outputted from a pixel array circuit 1 through one terminal and store the pixel signals.例文帳に追加
コンデンサC1〜C5は、画素アレイ回路1から出力される画素信号を一方の端子から入力し保持する。 - 特許庁
To provide an LED array circuit that has a reduced power consumption and can protect the LED from a reverse voltage.例文帳に追加
消耗電力が低減され、逆方向電圧からLEDを保護することができるLEDアレイ回路を提供する。 - 特許庁
To improve the size of a gate array and a degree of freedom of wiring in order to reasonably reduce the occupation area of a circuit.例文帳に追加
ゲートアレイのサイズと配線の自由度を高め、回路の占有面積を、無理なく縮小できるようにすること。 - 特許庁
Then, a pixel value selection circuit 44 selects the pixel value of a prescribed array order from the plurality of arrayed pixel values.例文帳に追加
次いで、画素値選択回路44は、配列された複数の画素値の中から所定配列順位の画素値を選択する。 - 特許庁
A protection part 23p for protecting a peripheral circuit 39 formed in the array substrate 12 is provided in a position corresponding to a nondisplay area 28.例文帳に追加
非表示領域28に対応する位置でアレイ基板12に形成した周辺回路39を保護する保護部23pを設ける。 - 特許庁
The output of the cell array selection circuit 16 is supplied to the input end of one of the OR circuits 15a, 15b.例文帳に追加
オア回路15a,15bの一方の入力端には、それぞれセルアレイ選択回路16の出力が供給される。 - 特許庁
METHOD AND APPARATUS FOR SUPPORTING CIRCUIT COMPONENT HAVING SOLDER COLUMN ARRAY INTERCONNECT USING INTERPOSED SUPPORT SHIM例文帳に追加
挿入された支持シムを使用してハンダカラムアレイ相互接続部を有する回路構成要素を支持するための方法及び装置 - 特許庁
A mutually connecting layer is formed on the first surface of the first substrate and electrically connects the control circuit to the pixel array.例文帳に追加
相互接続層が、第一基板の第一表面の上に形成され、制御回路を画素アレイに電気的に接続する。 - 特許庁
The array antenna device 1 includes antenna elements 2-1 and 2-2, a branch circuit 3 and variable phase circuits 4-1 and 4-2.例文帳に追加
アレイアンテナ装置1はアンテナ素子2−1,2−2と分岐回路3と可変位相回路4−1,4−2とを備える。 - 特許庁
MULTILAYER PRINTED CIRCUIT BOARD, METHOD FOR MANUFACTURING THE SAME PASSIVE ELEMENT ARRAY, AND METHOD FOR MANUFACTURING THE SAME例文帳に追加
多層プリント回路基板、受動素子アレイ、多層プリント回路基板の製造方法および受動素子アレイの製造方法 - 特許庁
The sensor array, i.e., an ultrasonic probe 22, for use in a transmitting/receiving circuit 20 comprises a substrate 24 made of a packing material.例文帳に追加
送受信回路20に用いられるセンサアレイとしての超音波プローブ22は、バッキング材からなる基板24を含む。 - 特許庁
This device comprises a light-receiving part 1 with photodiodes PDmn arranged 2-dimensionally therein, an integrating circuit array 2, a switch matrix 3 and a shift resistor 4.例文帳に追加
フォトダイオードが2次元配列された受光部1、積分回路アレイ2、スイッチマトリックス3およびシフトレジスタ4を備える。 - 特許庁
At this time, a sidewall oxidized film remainder 14 is generated at a cell array end part and the gate stage part of a peripheral circuit part.例文帳に追加
このときセルアレイ端部および周辺回路部のゲート段部にサイドウォール酸化膜残り14が発生している。 - 特許庁
A control signal generating circuit 150 performs control for a memory cell array 200 in a non-normal operation mode being different from a normal operation mode in which write of data to the memory cell array 200 and read of data from the memory cell array 200 are performed.例文帳に追加
コントロール信号発生回路150は、メモリセルアレイ200へのデータの書き込み及びメモリセルアレイ200からのデータの読み出しを実行する通常動作モードと異なる非通常動作モードにおいてメモリセルアレイ200に対する制御を行う。 - 特許庁
The switch circuit 64 changes over the array order of the functions which a second terminal 66 has to that similar to the array order of the terminals in the connector 62, which correspond to them, or to the opposite array order in accordance with a switch signal.例文帳に追加
切替回路64は、切替信号に応じて、第2の端子66の持つ機能の配列順序を、これに各々対応するコネクタ62の端子の配列順序に対して同一の配列順序またはその反対の配列順序に切り替える。 - 特許庁
The semiconductor memory apparatus is provided with a memory cell array in which a plurality of memory cells are arranged and a sense amplifier circuit for reading out data of the memory cell array, exclusive OR operation processing is performed between read-out data of the memory cell array and expected value data supplied from the outside in the sense amplifier circuit.例文帳に追加
半導体記憶装置は、複数のメモリセルが配列されたメモリセルアレイと、前記メモリセルアレイのデータ読み出しを行うためのセンスアンプ回路とを備え、前記センスアンプ回路内で、前記メモリセルアレイの読み出しデータと外部から供給された期待値データとの間で排他的論理和演算処理が行われる。 - 特許庁
The invention includes the semiconductor device having a memory cell array having a nonvolatile memory cell, a page (region) included in the memory cell array and storing page data (region data), a WR latch circuit (first storage part) storing data from the memory cell array and after that outputting the data to the outside and a control circuit, and its control method.例文帳に追加
本発明は、不揮発性メモリセルを有するメモリセルアレイと、メモリセルアレイに含まれ、ページデータ(領域データ)を記憶するページ(領域)と、メモリセルアレイからデータを格納し、その後データを外部に出力するWRラッチ回路(第1記憶部)と制御回路を有する半導体装置とその制御方法である。 - 特許庁
The monitoring circuit uses a programmable LSI (hereinafter FPGA(Field Programmable Gate Array)) and can change monitoring content and judgment conditions and the like of the monitoring circuit by changing FPGA data.例文帳に追加
監視回路はプログラム可能なLSI(以降FPGA)を使用し、FPGAデータの変更にて監視回路の監視内容・判断条件などを変更する事を可能とする。 - 特許庁
To provide a gas-blow-out hole array structure and a heater by which the whole surface of a circuit board can be heated almost equally at the time of soldering the circuit board.例文帳に追加
回路基板を半田付けする際、回路基板全面を大略均一に加熱することのできる気体吹き出し穴配列構造及び加熱装置を提供する。 - 特許庁
MANUFACTURING METHOD OF ELECTRIC CIRCUIT, ELECTRIC CIRCUIT MANUFACTURED THEREBY MANUFACTURING METHOD OF ORGANIC THIN FILM TRANSISTOR, ORGANIC THIN FILM TRANSISTOR MANUFACTURED THEREBY AND ORGANIC THIN FILM TRANSISTOR ARRAY例文帳に追加
電気回路の製造方法及び該方法で製造した電気回路、有機薄膜トランジスタの製造方法、該方法で製造した有機薄膜トランジスタ及び有機薄膜トランジスタアレイ - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|