「array circuit」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a burn-in method and apparatus which can accelerate burn-in, not only in a memory cell array part but also even a peripheral circuit part or logic circuit part.例文帳に追加

メモリセルアレイ部のみならず、周辺回路部やロジック回路部においてもバーンインの加速化を図ることが可能なバーンイン方法及び装置を得る。 - 特許庁

To provide an inverse matrix operation circuit capable of calculating an inverse matrix at high speed with a small circuit scale when obtaining a correlation matrix of an array antenna.例文帳に追加

アレーアンテナの相関行列を求める際に、高速かつ小さな回路規模で逆行列を演算し得る逆行列演算回路を提供する。 - 特許庁

An array substrate 1 in the liquid crystal display device includes: a plurality of signal lines; a plurality of scan lines G; a plurality of pixels; a first drive circuit; and a second drive circuit.例文帳に追加

液晶表示装置のアレイ基板１は、複数の信号線、複数の走査線Ｇ、複数の画素、第１駆動回路及び第２駆動回路を有している。 - 特許庁

This circuit board is an array printed circuit board having an upper face and a lower face, and on which a plurality of chip-adhering areas are located on the upper face and the lower face, respectively.例文帳に追加

上面及び下面を有し、前記上面及び下面に各々複数のチップ付着領域が配置されるアレイ印刷回路基板である。 - 特許庁

To provide a nonvolatile storage device, etc., capable of overwriting a memory cell array while preventing an increase of a circuit size without requiring a large-scaled modification of the circuit.例文帳に追加

大規模な回路の変更を必要とせず、回路サイズの増大を防止しながら、メモリセルアレイの上書きが可能な不揮発性記憶装置等を提供すること。 - 特許庁

A redundancy circuit 33 is arranged near the drive circuit 31, and replaces a defective line existing in the memory array by the other line including a redundancy line.例文帳に追加

冗長回路３３は、駆動回路３１の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する。 - 特許庁

A control circuit directly writes the outside depth information in the memory cell array, or outputs it to the information changing circuit based on a first control signal.例文帳に追加

第１制御信号に基づき、制御回路は外部深さ情報を直接前記メモリセルアレイに書込んだり、或いは情報変更回路に出力する。 - 特許庁

To efficiently make changes to a circuit diagram accompanying change of FPGAs (Field Programmable Gate Array) in the design of a circuit that uses FPGAs as components.例文帳に追加

部品としてＦＰＧＡを使用する回路の設計において、ＦＰＧＡの変更に伴う回路図の変更を効率良く行うことができるようにすること。 - 特許庁

To provide a power feeding circuit for an array antenna in which the impedance matching of a high frequency transmitting line can be performed by simple circuit constitution and which can be easily miniaturized.例文帳に追加

簡単な回路構成で高周波伝送線路のインピーダンス整合ができ、小型化が容易にできるアレーアンテナの給電回路を提供する。 - 特許庁

To easily prepare and change a logic circuit diagram on which an FPGA(field programmable gate array)/PLD(programmable logic device) is mounted without accompanying an increase in man-hour or quality degradation of the circuit diagram.例文帳に追加

ＦＰＧＡ／ＰＬＤを搭載した論理回路図の作成や変更を、工数膨大化や回路図の品質低下を伴わずに容易に行う。 - 特許庁

A drive control circuit has a circuit for generating a voltage applied to a coil array by utilizing an analog variation of an output signal from a magnetic sensor.例文帳に追加

駆動制御回路は、磁気センサの出力信号のアナログ的変化を利用してコイル列への印加電圧を生成する駆動制御回路を備える。 - 特許庁

An array substrate 12 is formed when the matrix circuit 22 and the peripheral drive circuit 23 are transferred to the first substrate 21 having a terminal 26a and a drawing part 26 via an adhesive layer 24.例文帳に追加

マトリクス回路22および周辺駆動回路23を、端子26aを有し引出部26を備えた第１基板21に、接着層24を介して転写してアレイ基板12とする。 - 特許庁

The array antenna may further include a band switching circuit, or a combining circuit for coupling the first sub-assembly or the second sub-assembly to the aperture 41.例文帳に追加

アレイアンテナはさらに帯域切換え回路、または第１のサブアセンブリ又は第２のサブアセンブリを開口４１に結合するための結合回路を含むことができる。 - 特許庁

METHOD FOR PERFORMING ACCESS OPERATION IN SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY ARRAY AND INTEGRATED CIRCUIT DEVICE INCLUDING CIRCUIT FOR CONTROLLING COLUMN SELECTING SIGNAL例文帳に追加

同期型ダイナミックランダムアクセスメモリアレイにおいてアクセス動作を実行するための方法およびコラム選択信号を制御するための回路を含む集積回路素子 - 特許庁

When the result of the comparison by the comparison circuit 23 does not indicate matching, an address latch circuit 25 latches the address of the memory cell array 15 as an address for capacity fuse.例文帳に追加

アドレスラッチ回路２５は、比較回路２３における比較の結果、一致しない場合にメモリセルアレイ１５のアドレスを容量ヒューズ用アドレスとしてラッチする。 - 特許庁

With this configuration, the oscillation signal to be oscillated in the local oscillation circuit 31 hardly enters into the terminal array 36a.例文帳に追加

これにより、局部発振回路３１で発振する発振信号が端子列体３６ａに飛び込み難くなる。 - 特許庁

A logic circuit array part 1e arrays logic circuits in a connected relation in the same region of the divided regions.例文帳に追加

ロジック回路配置部１ｅは、接続関係のあるロジック回路を分割領域の同一領域内に配置する。 - 特許庁

To provide a thin film transistor array substrate where a drive circuit is composed of a thin film transistor and which has superior productivity.例文帳に追加

駆動回路が薄膜トランジスタからなり、かつ、生産性に優れる薄膜トランジスタアレイ基板を提供すること。 - 特許庁

An optical waveguide circuit is equipped with low refractive index parts 111 in input-side slab waveguides 102 among respective cores of array waveguides 103.例文帳に追加

アレイ導波路１０３の各コアの間の入力側スラブ導波路１０２に、低屈折率部１１１を備る。 - 特許庁

To provide a writing controller capable of reducing the scale of a circuit for array transformation of image data.例文帳に追加

画像データの配列変換のための回路規模を小さくすることのできる書込制御装置を提供する。 - 特許庁

To provide an interconnect and method for interconnecting a tightly packed electrical device array with a flex circuit.例文帳に追加

密集した電気デバイスアレイをフレックス回路と相互接続するための相互接続部及び方法を提供する。 - 特許庁

The improved flash EEPROM memory-based storage subsystem includes one or more flash memory arrays, each flash memory array being provided with three data registers and a controller circuit.例文帳に追加

１以上のフラッシュメモリアレイを含み、各アレイは３つのデータレジスタと１つのコントローラ回路とを備える。 - 特許庁

The power supply for a memory block 100 including the memory array 110 is the boosting circuit 190.例文帳に追加

このメモリセルアレイ１１０を含むメモリブロック１００は、その電力供給源を昇圧回路１９０とする。 - 特許庁

In other words, in the semiconductor storage device, the driver circuit and the memory cell array are provided overlapping with each other.例文帳に追加

すなわち、当該半導体記憶装置においては、駆動回路と、メモリセルアレイとが重畳して設けられる。 - 特許庁

To accelerate a semiconductor integrated circuit device in a gate array part and to reduce power consumption in a memory part.例文帳に追加

半導体集積回路装置の高速化をゲートアレイ部で実現し、低消費電力化をメモリ部で実現する。 - 特許庁

The expected value generating circuit 12 generates an expected value when the outside of an address space of the memory cell array 11 is accessed.例文帳に追加

期待値生成回路１２は、メモリセルアレイ１１のアドレス空間外がアクセスされた時に、期待値を生成する。 - 特許庁

To electrically probe an individual solder ball contact of a ball grid array element mounted on a circuit board.例文帳に追加

回路基板に取り付けられたボール・グリッド・アレイ素子１２の個別の半田ボール接点１４に電気的にプロービングする。 - 特許庁

To provide a polygon side generating circuit which generates polygonal sides at high speed from a strip array defined by least required number of vertices.例文帳に追加

最小必要な頂点数で定義されるストリップ配列から多角形の辺を高速に生成する。 - 特許庁

The reading circuit 31 is designed to receive an analog image line signal A1 from an image sensor array 30 of the image sensor 3.例文帳に追加

読み出し回路３１は、イメージセンサ３のイメージセンサアレイ３０からアナログ画像ライン信号Ａ１を受信する。 - 特許庁

This semiconductor storage device includes: a memory cell array; a plurality of sense amplifiers; and a timing generation circuit.例文帳に追加

実施形態によれば、半導体記憶装置は、メモリセルアレイと、複数のセンスアンプと、タイミング生成回路と、を有する。 - 特許庁

To provide an array board capable of always applying the necessary and sufficient minimum voltage for the operation to a driver circuit.例文帳に追加

動作に必要十分な最低限の電圧を常にドライバ回路に印加できるアレイ基板を提供する。 - 特許庁

A flexible eddy current array circuit (22) is wound around an outer surface of the compliant body (12).例文帳に追加

可撓性渦電流アレイ回路（２２）が、迎合（Compliant）性のある本体（１２）の外側表面の周りに巻かれている。 - 特許庁

A binarization circuit 54 applies binarization processing to the plurality of sign bits to generate a sign data array.例文帳に追加

二値化回路５４は、複数の符号ビットに対して二値化処理を適用し、これによって符号データ列を生成する。 - 特許庁

A pair of bit lines BL and bBL of a memory cell array 1 are connected to a sense amplification circuit 2 via a transfer gate 4.例文帳に追加

メモリセルアレイ１のビット線対ＢＬ，ｂＢＬはトランスファゲート４を介してセンスアンプ回路２に接続される。 - 特許庁

To provide a processor array configuration in which algorithm can be efficiently mounted without increasing a circuit scale.例文帳に追加

回路規模を増大させることなく、アルゴリズムを効率よく実装することが可能な、プロセッサアレイ構成を提供する。 - 特許庁

Thus, according to this memory test circuit, the real array section and the redundancy section can be tested separately.例文帳に追加

このように、本発明のメモリテスト回路によれば、実アレイ部と冗長部とを区別してテストを行うことができる。 - 特許庁

The buffer circuit stores the update data according to the update instruction selectively to the register array and the bypass register.例文帳に追加

該バッファ回路は該更新データを該レジスタ列と該バイパスレジスタとに該更新命令に従って選択的に記憶する。 - 特許庁

Each first selection circuit selectively supplies the data from the memory cell array to the first or second internal data bus.例文帳に追加

各第１選択回路は、メモリセルアレイからのデータを第１又は第２内部データバスに選択的に供給する。 - 特許庁

The power regeneration circuit 10 regenerates the electric power which is accumulated in the bit line of the memory cell array 2 and discharged.例文帳に追加

電力回生回路１０は、メモリセルアレイ２のビット線に蓄積され、放電された電力を回生する。 - 特許庁

A write control circuit responds to a write enable signal and controls the write operation of the non-volatile memory array.例文帳に追加

書き込み制御回路は、書き込みイネーブル信号に応答して、不揮発性メモリアレイの書き込み動作を制御する。 - 特許庁

Each semiconductor element included in the small array 10 is connected to a switch controlled by a control circuit 40.例文帳に追加

小アレイ１０に含まれる各半導体素子は、制御回路４０で制御されるスイッチに接続されている。 - 特許庁

A memory controller 30 accesses the memory array 32 based on the normal address generated by the decryption circuit 31.例文帳に追加

メモリコントローラ３０は、復号回路３１により生成された正規アドレスに基づいてメモリアレイ３２にアクセスする。 - 特許庁

A semiconductor memory is provided with pads 41, 42, a power source voltage supply circuit 70, and a memory cell array 110.例文帳に追加

半導体記憶装置は、パッド４１，４２、電源電圧供給回路７０、およびメモリセルアレイ１１０を備える。 - 特許庁

A semiconductor storage comprises: a memory cell array 4; a sense amplifier circuit 10; and a constant current source CCS.例文帳に追加

メモリセルアレイ４と、センスアンプ回路１０とを備えた半導体記憶装置において、定電流源ＣＣＳを備える。 - 特許庁

A refresh control circuit 3 executes refresh of a memory cell array 4 according to the refresh execution signal COUT.例文帳に追加

リフレッシュ制御回路３は、リフレッシュ実行信号ＣＯＵＴに従って、メモリセルアレイ４のリフレッシュを実行する。 - 特許庁