「back gate structure」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a manufacturing method of a semiconductor device, capable of preventing etching residue of a semiconductor layer, when forming a back gate structure or a double gate structure on a semiconductor substrate by the SBSI method.例文帳に追加

ＳＢＳＩ法によって半導体基板上にバックゲート構造やダブルゲート構造を形成する際に、半導体層のエッチング残りを防止できるようにした半導体装置の製造方法を提供する。 - 特許庁

Therefore, gas with high quality is formed by electric field induction due to an electric field from the back gate in the non-doped hetero-structure.例文帳に追加

従って、ノンドープヘテロ構造中にバックゲートからの電界により電界誘起で高品質の電子ガス１１を形成する。 - 特許庁

To provide a fabrication process of a semiconductor device in which an SOI structure having a back gate electrode, and an ordinary SOI structure are formed on the same semiconductor substrate.例文帳に追加

バックゲート電極を有するＳＯＩ構造と、通常のＳＯＩ構造とを同一の半導体基板に形成可能な半導体装置の製造方法を提供する。 - 特許庁

To obtain an epitaxial wafer for field effect transistors with a semi-insulating GaAs substrate structure in which the back-gate effect of a GaAs FET is suppressed.例文帳に追加

ＧａＡｓＦＥＴのバックゲート効果を抑制した半絶縁性ＧａＡｓ基板構造の電界効果トランジスタ用エピタキシャルウェハを得る。 - 特許庁

The gate regions 13 protrude in front/back directions of the ridge-type multilayer film laminated structure 20, are coupled and electrically connected to each other.例文帳に追加

ゲート領域１３は、リッジ型多層膜積層構造２０の前後方向に突出し、互いに結合されて、電気的に接続されている。 - 特許庁

The magnet structure includes a back yoke 1, which is formed in an annular shape and on the circumferential surface of which a gate hole 11 penetrating the yoke is formed, and the bond magnet 2 of the predetermined thickness molded by injection on the inside circumferential surface of the back yoke 1 via the gate hole 11.例文帳に追加

リング状に成形されてその周面にゲート孔１１を貫通形成したバックヨーク１と、バックヨーク１の内周面上にゲート孔１１を経て射出成形された所定厚のボンド磁石２とを備える。 - 特許庁

To sufficiently narrow the interval of a cell pitch while securing an insulation breakdown voltage between a gate and a source in a semiconductor device of an interlayer insulating film etch-back structure.例文帳に追加

層間絶縁膜エッチバック構造の半導体装置において、ゲート−ソース間の絶縁耐圧を確保しつつ、セルピッチの間隔を十分に狭めること。 - 特許庁

Furthermore, the parasitic capacity of the structure is further reduced, by enabling substantial oxidization to occur at a back gate, which is made possible by coating a silicon contained channel 18.例文帳に追加

また、本発明では、シリコン含有チャネル層１８を被覆しバック・ゲートが大いに酸化されうるようにして、構造体の寄生容量をさらに低減している。 - 特許庁

To provide a plan by which the number of manufacturing processes of an MTCMOS structure constituted of a completely depleted transistor having a back gate electrode can be reduced sufficiently.例文帳に追加

バックゲート電極を有する完全空乏化トランジスタで構成されるMTCMOS構造の製造工程の増加に対し、十分な工程数削減策を提供する。 - 特許庁

The back gate electrode 21 and the gate electrode 22 are formed by conductive films 18 of a three-layer structure where an n-type silicon layer 15, a metal silicide layer 16 and a p-type silicon layer 17 are laminated in order from lower layer side.例文帳に追加

バックゲート電極２１及びゲート電極２２は、下層側から順に、ｎ型シリコン層１５、金属シリサイド層１６、ｐ型シリコン層１７が積層された３層構造の導電膜１８により形成する。 - 特許庁

The TFT element has a top gate structure in which a gate electrode layer 17 is arranged on a channel region, a TFT channel is protected by the gate electrode, and the TFT element is never turned ON by a back gate effect even if a potential varies corresponding to the output of the sensor discrete electrode so that the TFT element can be set stable in characteristics.例文帳に追加

ＴＦＴ素子のゲート電極層１７をチャネル領域の上に配置するトップゲート構造として、ＴＦＴチャネル部をゲート電極で保護し、センサ個別電極の出力に応じた電位変動があっても、ＴＦＴ素子がバックゲート効果によりＯＮすることなく、安定したＴＦＴ特性を得る。 - 特許庁

When heating the back of the wafer 26 to activate an impurity, the laser irradiation 44 at a lowered heating temperature is carried out for an unit of FET structure 40 whose gate threshold voltage is low, and the laser irradiation 54 at an elevated temperature is carried out for an unit of FET structure 50 whose gate threshold voltage is high.例文帳に追加

ウェーハ２６の裏面を加熱して不純物活性化を行う際に、ゲート閾値電圧が低い単位ＦＥＴ構造４０では加熱温度を下げたレーザ照射４４を実行し、ゲート閾値電圧が高い単位ＦＥＴ構造５０では加熱温度を上げたレーザ照射５４を実行する。 - 特許庁

To provide a structure for preventing a surface layer-forming material from leaking to a back surface side of a base material when a gate is arranged on the PL surface of a mold and injection molding is conducted to the surface of the base material whose margin is arranged in the position opposite to the gate.例文帳に追加

金型ＰＬ面にゲートを配置して、縁部がゲートと対向する位置に配設された基材の表面を射出成形する際に該基材の裏面側に表面層形成用材料が洩れることを防止する構造を提供すること。 - 特許庁

With the structure explained above, the MOS transistor having a threshold voltage and a yielding voltage which are higher than the rated power supply voltage can be formed without provision of an exclusive impurity diffusing layer, by adequately setting the impurity concentration of the impurity diffusing layer forming the back gate and by providing an adequate interval between the impurity diffusing layer forming the back gate and the wiring layer forming the gate.例文帳に追加

この構成により、専用の不純物拡散層を設けることなく、バックゲートを構成する不純物拡散層の不純物濃度、及び、バックゲートを構成する不純物拡散層とゲートを構成する配線層との間隔を適当に設定することより、定格電源電圧より高いしきい値電圧及び降伏電圧をもつMOSトランジスタを形成する。 - 特許庁

To provide a through-hole closing structure of a gate, a fence or the like, which enables closing processing to be performed so that the appearance of opening ends or an opening end on both or either of the front and back sides of a through-hole, passing through the gate or the fence, cannot be deteriorated.例文帳に追加

門扉又はフェンスに貫通した貫通孔のうち表裏両側又はいずれかの開口端の外観が損なわれないように塞ぎ処理することができる門扉又はフェンス等の貫通孔塞ぎ構造を提供することをその課題とする。 - 特許庁

In a pre-metal process, an ozone TEOS film is once etched back so that an etch stop film on a gate structure is exposed after the ozone TEOS film is formed on an etch stop film.例文帳に追加

しかし、コンタクト・ホール形成プロセスにおいて、プリ・メタル層間絶縁膜中のクラックがコンタクト・ホール内に露出し、そこにバリア・メタルが入り込み、ショート不良の原因となることが明らかとなった。 - 特許庁

To provide a pump gate causing no back-flow of water even if a pump is removed in spite of a simple structure, capable of smoothly removing the pump even if the water level of a water course on a downstream side is high, increasing cut-off performance and, at the same time, shortening a dimension between both faces of the pump gate.例文帳に追加

簡単な構造でありながらポンプを引き上げても水の逆流がなく、また下流側水路の水位が高くてもポンプを円滑に取り外すことができ、さらに止水性能を高めるとともにポンプゲートの面間寸法を短縮することができるポンプゲートを提供する。 - 特許庁

In the flash EEPROM formed as above, when electrons are emitted from the floating gate electrode of the flash EEPROM of floating gate transistor structure toward the semiconductor substrate, the flash EEPROM turns to a depletion type, and when the EEPROM is a reading operation, it is back biased.例文帳に追加

このようなフラッシュＥＥＰＲＯＭにおいて、浮遊ゲート型トランジスタ構造であるフラッシュＥＥＰＲＯＭの浮遊ゲート電極から電子を半導体基板側に放出する動作ではフラッシュＥＥＰＲＯＭがディプレッション型になるようにし、その読み出し動作ではバックバイアスをかける。 - 特許庁

A thin-film transistor of the present invention with a bottom-gate structure having a back-channel portion using silicon as a semiconductor layer includes a source electrode or a drain electrode containing aluminum, and a layer of a sialon compound that is a portion of the back-channel portion and covers a surface of the semiconductor layer.例文帳に追加

この発明に係る薄膜トランジスタは、シリコンを半導体層とするバックチャネル部を有するボトムゲート構造の薄膜トランジスタであって、アルミニウムを含むソース電極またはドレイン電極と、バックチャネル部の一部であって半導体層の表層を覆うサイアロン化合物の層とを有するものである。 - 特許庁

To make it easy to change an arrangement of a back light by increasing layout flexibility by devising a connection structure of a source-side driver IC and a gate-side driver IC, and a drive circuit board in a liquid crystal display device.例文帳に追加

液晶表示装置において、ソース側ドライバＩＣ及びゲート側ドライバＩＣと、駆動回路基板との接続構造を工夫することによって、レイアウトの自由度を高め、バックライトの配置変更等を容易にする。 - 特許庁

The semiconductor device, for example, a MOS transistor has a structure that a p-type diffusing layer 5 as a back gate region and an n-type diffusing layer 8 as a drain region are formed on an n-type epitaxial layer 4.例文帳に追加

本発明の半導体装置、例えば、ＭＯＳトランジスタでは、Ｎ型のエピタキシャル層４には、バックゲート領域としてのＰ型の拡散層５と、ドレイン領域としてのＮ型の拡散層８とが形成されている。 - 特許庁

To provide an electron emitting display device of lower gate structure which has a grid electrode adhered to the back substrate side without having a twisting phenomenon and a hanging phenomenon, and satisfies a prescribed range of luminance and color purity.例文帳に追加

ねじり現象及び垂れ現象の生じない、背面基板側に固着されたグリッド電極を有し、所定の輝度および色純度の範囲を満足する下部ゲート構造の電子放出表示装置を提供する。 - 特許庁

Thereby, an area of additional capacitor between gate and source formed by superimposing the gate wiring on a pixel electrode according to a PVA structure is shifted from the main pixel to the sub pixel, a kick back voltage of the main pixel is reduced and the defective image quality caused by pixel RMS can be corrected.例文帳に追加

それにより、ＰＶＡ構造でゲート配線とピクセル電極とが重畳することにより発生する追加的なゲート/ソース間キャパシターの面積をメインピクセルからサブピクセルに移行し、メインピクセルのキックバック電圧を減少してピクセルのＲＭＳ原因によって発生する画質不良を改善することができる。 - 特許庁

To provide a thin film evaluation method whereby a film characteristic and a structure of an Si substrate / insulation film interface can be measured by having only to form an insulating thin film such as a gate insulating film so as to feed back the measured result to a film forming condition of the insulating thin film in a short period of time.例文帳に追加

ゲート絶縁膜など絶縁薄膜を形成するのみで、その膜特性やＳｉ基板／絶縁膜界面の構造を測定できるようにし、短期間で絶縁薄膜の成膜条件に対するフィードバックをかけることができるようにする。 - 特許庁

The termination structure includes: a trench 220; a MOS gate 240 formed on the sidewall of the trench 220 as a spacer; a termination structure oxide layer 245 formed so as to cover the spacer and a portion of the bottom of the second trench 220; and first and second electrodes respectively formed on the back surface and the front surface 260 of a semiconductor substrate.例文帳に追加

終端構造は、トレンチ２２０と、このトレンチ２２０の側壁にスペーサとして形成されたＭＯＳゲート２４０と、スペーサ及び第２のトレンチ２２０の底面の一部を覆うように形成された終端構造酸化層２４５と、半導体基板の背面及び表面２６０にそれぞれ形成された第１及び第２の電極とを備える。 - 特許庁

The element substrate 10 of the electro-optical device 100 uses a semiconductor substrate 11 formed of a single crystal silicon substrate as the main substrate and forms a first gate electrode 11a of a pixel transistor 30 in a back gate structure and the first electrode 11b of a holding capacitor 60 simultaneously, by introducing impurities into the surface of the semiconductor substrate 11.例文帳に追加

電気光学装置１００の素子基板１０では、基板本体として、単結晶シリコン基板からなる半導体基板１１を用い、半導体基板１１の表面に不純物を導入することによって、バックゲート構造を備えた画素トランジスター３０の第１ゲート電極１１ａ、および保持容量６０の第１保持容量電極１１ｂを同時形成する。 - 特許庁

To provide a semiconductor device having a longitudinal transistor structure capable of making a channel length extremely short, increasing an on-current with a Si layer thickness made constant without varying a threshold, and dynamically varying the threshold by a back gate, and a manufacturing method of the semiconductor device.例文帳に追加

超短チャネル長化でき、Ｓｉ層厚一定によって閾値を変化させずにＯＮ電流を増加でき、さらにバックゲートにより閾値も動的に変更できる縦型トランジスタ構造を備えた半導体装置および半導体装置の製造方法を提供することを目的とする。 - 特許庁

In a 1st CMOS circuit and a 2nd CMOS circuit which are different in driving voltage on a TFT array substrate of the electrooptical device, N-channel type TFTs and P-channel type TFTs constituting the CMOS circuits, have 4-terminal structure equipped with a back gate for threshold voltage control.例文帳に追加

電気光学装置のＴＦＴアレイ基板において、駆動電圧が相違する第１のＣＭＯＳ回路と第２のＣＭＯＳ回路では、ＣＭＯＳ回路を構成するＮチャネル型ＴＦＴ、およびＰチャネル型ＴＦＴを、しきい値電圧制御用のバックゲートを備えた４端子構造とする。 - 特許庁

To provide a work table support table structure commonly used for damage prevention in moving a work, in which a work W can be surely abutted on a back gage abutting B/G or a side gate 6, etc., without use of a magnet, vacuum pad, etc., in a conventional way, with respect to the work support table 2 of e.g. a press brake 3, etc.例文帳に追加

例えばプレスブレーキ３等のワークサポートテーブル２において、従来のように磁石や真空パッド等を使用する必要がなく、ワークＷを確実にバックゲージの突当Ｂ／Ｇもしくはサイドゲージ６等へ当接させることのできる、ワーク移動時の損傷防止兼用のワークサポートテーブル構造を提供する。 - 特許庁